[發明專利]支持可重組多核IP的通用處理器及其方法

有效

• 申請號: 200910161375.5
• 申請日: 2009-08-10
• 公開（公告）號: CN101996156A
• 公開（公告）日: 2011-03-30
• 發明（設計）人: 劉大力;曹春春
• 申請（專利權）人: 北京多思科技發展有限公司
• 主分類號: G06F15/78
• 分類號: G06F15/78;G06F9/30
• 代理公司: 中國國際貿易促進委員會專利商標事務所 11038
• 代理人: 楊國權

1.一種用于支持可重組多核IP的通用處理器，包括：

多個IP核模塊；

指令解析單元，其被配置成輸入指令并對指令進行解析，其中，該指令包括至少一個配置域數據和至少一個操作域數據，其中，該指令解析單元還被配置成分別輸出所述配置域數據和操作域數據；以及

IP核配置單元，包括：

第一輸入，用于輸入所述配置域數據，

多個第二輸入，該多個第二輸入分別被耦合到所述多個IP核模塊的輸出，

多個第二輸出，該多個第二輸出分別被耦合到所述多個IP核模塊的輸入，以及

第三輸出，該第三輸出被耦合到所述通用處理器的輸出，

其中，所述IP核配置單元被配置成根據所述配置域數據來調整所述多個第一輸入、多個第二輸出和第三輸出之間的連接方式，

其中，所述多個IP核模塊執行基于所述操作域數據的操作。

2.如權利要求1所述的通用處理器，還包括：

指令譯碼器，其被配置成接收從所述指令解析單元輸出的操作域數據，對所述操作域數據執行指令譯碼操作，以及輸出指令譯碼結果，

其中，所述IP核配置單元還包括第四輸入，用于接收所述指令譯碼結果，

其中，所述IP核配置單元還被配置成根據所述配置域數據來調整所述多個第二輸入、多個第二輸出、第三輸出和第四輸入之間的連接方式。

3.如權利要求1所述的通用處理器，其中，所述IP核配置單元還包括：第五輸入，用于接收待處理的數據，

其中，所述IP核配置單元還被配置成根據所述配置域數據來調整所述多個第二輸入、多個第二輸出、第三輸出、第四輸入和第五輸入之間的連接方式。

4.如權利要求1所述的通用處理器，

其中，所述配置域數據包含用于指示連接方式的信息，以及所述操作域數據包含用于指示所要實現的操作的信息。

5.如權利要求1-4中的任何一個所述的通用處理器，

其中，所述IP核配置單元包括多個選通電路，每個選通電路包括多個輸入端和輸出端，其中，所述多個輸入端分別被連接到所述多個第二輸入、第四輸入和第五輸入，所述輸出端被連接到所述多個第二輸出和第三輸出中的一個，其中，每個選通電路被配置成根據所述配置域數據從所述多個第二輸入、第四輸入和第五輸入中進行選擇并輸出選擇結果。

6.如權利要求5所述的通用處理器，

其中，每個選通電路還包括控制端，以及每個選通電路被配置成根據控制端上的信號從所述多個第二輸入、第四輸入和第五輸入中進行選擇并輸出選擇結果，以及

其中，每個選通電路的控制端上的信號是根據所述配置域數據而被設置的。

7.如權利要求1-4中的任何一個所述的通用處理器，

其中，所述IP核配置單元是可控開關陣列。

8.如權利要求7所述的通用處理器，

其中，所述可控開關陣列包含晶體管或CMOS管。

9.如權利要求7所述的通用處理器，

其中，所述可控開關陣列中的開關元件具有控制端，用于控制開關元件的導通和關斷，

其中，控制端上的控制信號是根據所述配置域數據而被設置的。

10.如權利要求1-4中的任何一個所述的通用處理器，

其中，所述連接方式包括：串聯方式、或者并聯方式、或者串聯和并聯的組合方式。

11.如權利要求1-4中的任何一個所述的通用處理器，

其中，所述多個IP核模塊包括通用處理器IP核模塊。

12.如權利要求1-4中的任何一個所述的通用處理器，

其中，所述多個IP核模塊包括指令譯碼IP核模塊以及算術和邏輯單元IP核模塊。

13.如權利要求1-4中的任何一個所述的通用處理器，

其中，所述多個IP核模塊位于相同的芯片中。

14.如權利要求1-4中的任何一個所述的通用處理器，

其中，所述多個IP核模塊位于在不同的芯片中。