[發明專利]半導體封裝件、其制造方法及重布芯片封膠體

有效

• 申請號: 200910160180.9
• 申請日: 2009-07-24
• 公開（公告）號: CN101964338A
• 公開（公告）日: 2011-02-02
• 發明（設計）人: 楊宏仁;謝爵安;黃敏龍
• 申請（專利權）人: 日月光半導體制造股份有限公司
• 主分類號: H01L23/544
• 分類號: H01L23/544;H01L23/31;H01L23/48;H01L21/50;H01L21/60
• 代理公司: 上海專利商標事務所有限公司 31100
• 代理人: 陸勍

1.一種半導體封裝件，至少包括：

一芯片，具有一主動表面并包括數個接墊，該些接墊設于該主動表面上；

一封膠，包覆于該芯片的側壁，以暴露出該主動表面；

一第一介電層，形成于該封膠及該主動表面的上方，該第一介電層具有數個第一開孔，該些第一開孔暴露出該些接墊；

一圖案化導電層，形成于該接墊的一部份及該第一介電層上；

至少一對位結構，形成于該第一介電層或該圖案化導電層，該至少一對位結構重疊于該封膠與該主動表面中至少一者；以及

一第二介電層，形成于該圖案化導電層的一部份。

2.如權利要求1所述的半導體封裝件，其中該至少一對位結構至少包括一凹槽。

3.如權利要求2所述的半導體封裝件，其中該第二介電層的至少一部份填入該凹槽。

4.如權利要求2所述的半導體封裝件，其中該凹槽貫穿該第一介電層并裸露出該封膠。

5.如權利要求2所述的半導體封裝件，其中該第二介電層的至少一部份填入該凹槽。

6.如權利要求1所述的半導體封裝件，其中該芯片更包括：

一保護層，形成于該芯片的該主動表面上，具有數個暴露出該些接墊的保護層開孔。

7.如權利要求6所述的半導體封裝件，其中該至少一對位結構至少包括一凹槽，其中該凹槽貫穿該第一介電層并裸露出該保護層。

8.如權利要求1所述的半導體封裝件，其中該至少一對位結構至少包括四個凹槽，該些凹槽依據一矩形的四個角排列。

9.如權利要求1所述的半導體封裝件，其中該至少一對位結構至少包括一柱體。

10.如權利要求1所述的半導體封裝件，其中該至少一對位結構至少包括四個柱體，該些柱體依據一矩形的四個角排列。

11.如權利要求1所述的半導體封裝件，其中該至少一對位結構至少包括一凹槽，該第二介電層的至少一部份填入該凹槽，該第二介電層具有丨凹陷區，該凹陷區位于該第二介電層中對應于該凹槽的上表面。

12.一種半導體封裝件的制造方法，至少包括：

提供一具有一黏貼層的載板；

重布數個芯片于該黏貼層上，各該些芯片分別具有一主動表面并包括數個接墊，該些接墊設于該主動表面，各該主動表面面向該黏貼層；

以一封膠，包覆于該些芯片的側壁，使該封膠及該些芯片形成一重布芯片封膠體；

移除該載板及該黏貼層，使該重布芯片封膠體暴露出各該些芯片的該主動表面；

形成一第一介電層于該封膠及該主動表面的上方，該第一介電層具有數個第一開孔，該些第一開孔暴露出該些接墊；

形成一圖案化導電層于各該些接墊的一部份及該第一介電層上；

形成數個對位結構于該第一介電層或該圖案化導電層，該些對位結構重疊于該封膠與該主動表面中至少一者；

形成一第二介電層于該圖案化導電層的一部份，該第二介電層具有數個第二開孔，該些第二開孔暴露出該圖案化導電層的另一部份；

形成數個焊球于該些第二開孔，以使該些焊球與該圖案化導電層電性連接；以及

切割該重布芯片封膠體成為數個半導體封裝件。

13.如權利要求12所述的制造方法，其中形成該些對位結構的該步驟及形成該第一介電層的該步驟同時進行。

14.如權利要求12所述的制造方法，其中形成該些對位結構的該步驟及形成該圖案化導電層的該步驟同時進行。

15.如權利要求12所述的制造方法，其中各該些對位結構的數量至少五個。

16.如權利要求12所述的制造方法，其中各該些對位結構至少包括一凹槽。

17.如權利要求16所述的制造方法，其中該第二介電層的至少一部份填入該凹槽。

18.如權利要求12所述的制造方法，其中各該些對位結構至少包括四個凹槽，該些凹槽依據一矩形的四個角排列。