[發(fā)明專利]利用分段基函數(shù)的預失真

有效

• 申請?zhí)枺?/td>: 200910159579.5
• 申請日: 2009-06-03
• 公開（公告）號: CN101600243A
• 公開（公告）日: 2009-12-09
• 發(fā)明（設(shè)計）人: A·T·G·富勒;B·J·莫里斯
• 申請（專利權(quán)）人: 北方電訊網(wǎng)絡(luò)有限公司
• 主分類號: H04W52/00
• 分類號: H04W52/00;H04B7/005
• 代理公司: 中國專利代理(香港)有限公司
• 代理人: 王 岳;李家麟

技術(shù)領(lǐng)域

本發(fā)明涉及一種信號的預失真。

背景技術(shù)

為無線基站所設(shè)計的功率放大器的一個目的就是要增加效率。效率的改進可以 導致降低放大器的成本(例如，采用具有較低功率處理容量的較便宜的晶體管)和 降低運轉(zhuǎn)費用(例如，降低的尺寸、降低的冷卻要求、降低的功率需求等等)。典 型地，為了獲取增加的效率而犧牲放大器的線性度。線性度是放大器以精確的比例 (放大器的增益系數(shù))將輸入信號傳遞給輸出信號的能力。當以效率為代價犧牲線性 度時，放大器的輸出信號就不以精確的比例傳遞給輸入信號。

一種用于補償放大器或者任一其他的非線性器件中的非線性的技術(shù)被稱為預失 真。在預失真技術(shù)中，在輸入信號應用到非線性器件之前，對該輸入信號應用非線 性失真，以便使所應用的非線性失真，也就是“預失真”，對該非線性器件的非線性 特性進行一定程度的補償。為了滿足制定的發(fā)射需求，通信系統(tǒng)中的非線性器件的 非線性通常需要某種形式的線性化，這是因為線性度通常間接影響一個或多個制定 規(guī)則。因此，通常使用預失真或某些其他的線性化技術(shù)，以便即使在線性度自身不 是制定的發(fā)射需求的明顯或直接規(guī)則時，也能實現(xiàn)制定的發(fā)射需求。

目前所使用的一種預失真技術(shù)被稱為基帶數(shù)字預失真。在表現(xiàn)為“存儲器”的系統(tǒng) 中(即，作為先前輸入的函數(shù)的非線性特性)，基于Volterra序列(或子集)的機制 通常作為一種產(chǎn)生所需基帶預失真的方式來使用。然而，預失真器的相應硬件實現(xiàn) 是資源密集型的。

典型的“存儲器多項式”預失真器使用由下述公式所描述的致動器：

其中K和Q是執(zhí)行特定設(shè)計的參數(shù)，它們確定分別包含在預失真補償中的致動器的分 支(K+1)的數(shù)目和之前的取樣或者“存儲器”(Q+1)的數(shù)目，并且是確定預失真 器所實現(xiàn)的非線性預失真的系數(shù)的矩陣。

注意到公式1.1僅表示了包含在滿Volterra序列中的項的子集。

圖1是實現(xiàn)公式1.1的傳統(tǒng)存儲器多項式預失真器100的方框圖。

在圖1中，傳統(tǒng)的存儲器多項式預失真器100包括K+1個分支，分支0到分支K， 每個分支都具有相應的FIR(有限脈沖響應)濾波器，104-0到104-K以及相應的冪 項塊102-0到102-K，即x(n)，x(n)|x(n)|，x(n)|x(n)|²，...，x(n)|x(n)|^k，以便執(zhí)行由公式 1.1所定義的K+1個基函數(shù)。K個雙路輸入加法器112-0到112-(K-1)對K+1個分支的 輸出求和(只有雙路輸入加法器112-0和112-1在圖1中示出)。

在圖1中詳細示出了預失真器100的第一分支中的FIR濾波器104-0。該FIR濾波 器104-0是Q階FIR濾波器，它包括Q個延遲元件106-1到106-Q，Q+1個乘法器108-0 到108-Q以及加法器110。

在操作中，數(shù)字輸入x(n)是由并行的K+1個分支中的每一個所處理的，這些分支 的輸出由K個雙路輸入加法器112-0到112-(k-1)進行求和。例如，根據(jù)第一個分支， 第一個分支是冪為0或線性分支，所以冪塊102-0簡單地將輸入x(n)傳送到第一分支 的FIR濾波器104-0。Q個延遲元件106-1到106-Q順序地對該第一冪塊102-0的輸出 進行延遲。FIR濾波器104-0的輸入和Q個延遲元件106-1到106-Q的順序延遲輸出中 的每一個都被抽出，并分別使用乘法器108-0到108-Q與各系數(shù)到相乘。乘 法器108-0到108-Q的輸出由加法器110來求和，并被傳送到第一雙路輸入加法器 112-0。

雖然加法器110在圖1中以單個元件示出，但在某些情況下加法器110的功能 采用多個加法器來實現(xiàn)，它們被設(shè)置共同地對Q+1個乘法器108-0到108-1的輸出求 和。例如，在某些情況下，加法器110可以由Q個雙路輸入加法器來實現(xiàn)，它們被設(shè) 置共同地對Q+1個乘法器108-0到108-Q的輸出求和。更一般地，可以使用在任意配 置中設(shè)置的任意數(shù)目的功能元件，所述任意配置在數(shù)字輸入信號的每個采樣周期， 用以對Q+1個乘法器108-0到108-Q的輸出求和。