[發(fā)明專利]半導體器件及其制造方法

無效

• 申請?zhí)枺?/td>: 200910158694.0
• 申請日: 2009-07-09
• 公開（公告）號: CN101661900A
• 公開（公告）日: 2010-03-03
• 發(fā)明（設計）人: 福井勝一;森本升;西岡康隆;泉谷淳子;石井敦司
• 申請（專利權）人: 株式會社瑞薩科技
• 主分類號: H01L21/768
• 分類號: H01L21/768;H01L23/532
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

相關申請的交叉引用

包括說明書、說明書附圖和說明書摘要、于2008年8月26日提交的日本專利申請第2008-217049號的公開內容通過整體引用而結合于此。

技術領域

本發(fā)明涉及半導體器件及其制造方法，并且更具體地涉及一種使用大馬士革技術的半導體器件制造方法和一種通過該方法制造的半導體器件。

背景技術

形成于半導體襯底中的多個半導體元件例如通過多層布線來相互電耦合以形成預定電路。隨著半導體元件的小型化，作為布線結構，已經開發(fā)一種嵌入式布線結構。通過大馬士革技術在形成于絕緣膜中的布線溝槽中或者在布線開口如孔中嵌入布線材料來形成嵌入式布線結構。大馬士革技術包括單大馬士革工藝和雙大馬士革工藝。

例如，專利文獻1已經提出一種在三層結構中通過大馬士革技術形成銅布線的技術，該三層結構包括：絕緣膜，比如氮化硅膜、氮氧化硅膜、碳化硅膜或者氮碳化硅膜；另一絕緣膜，形成于該絕緣膜上并且包括有機聚合物低介電常數(shù)的絕緣材料；以及又一絕緣膜，形成于該另一絕緣膜上，比如氮化硅膜、碳化硅膜或者氮碳化硅膜。專利文獻2已經提出一種用于控制具有通過大馬士革技術形成的銅布線的SiOC膜的碳組分的技術。

專利文獻3公開一種包括以下步驟的半導體器件制造方法：通過涂覆方法在柵極電極之間嵌入硅氧烷SOG；通過等離子體CVD方法在硅氧烷SOG上形成氟化硅酮氧化物(fluorinated?silicone?oxide)膜；并且形成經過硅氧烷SOG和氟化硅酮氧化物膜到達半導體襯底的接觸孔。該制造方法還包括以下步驟：通過涂覆方法在氟化硅酮氧化物膜之上形成氟化聚酰亞胺膜；通過根據(jù)布線溝槽圖案蝕刻氟化聚酰亞胺膜來形成到達氟化硅酮氧化物膜的布線溝槽；并且將導電材料嵌入在接觸孔和布線溝槽中以形成布線。

專利文獻4公開一種具有鋁多層布線結構的半導體器件，并且提出一種技術，用于通過由等離子體CVD方法形成的SiON膜來保持鋁布線，以便防止通過等離子體CVD方法形成的用作層間膜的SiOF膜從空氣吸收的濕氣對鋁布線的絕緣電阻等的有害影響。

專利文獻5公開一種包括作為下層的臭氧TEOS(正硅酸乙酯)膜和作為上層的等離子體氧化物膜的布線層結構。專利文獻6公開一種技術，該技術用于通過等離子體CVD方法在包括有機硅烷和臭氧的熱CVD膜上形成作為層間絕緣膜的氧化硅膜來形成防濕多層層間膜。專利文獻7公開一種用于在布線層中的包含用作低介電常數(shù)膜的含氟等離子體CVD膜之上和之下形成富硅氧化物膜以便防止氟從含氟等離子體CVD氧化物膜擴散的技術。另外，專利文獻8公開一種結構，該結構包括在布線層的上方和下方位置形成的防濕(氮化硅)絕緣膜以及形成于其間的吸濕臭氧TEOS膜。

在半導體襯底的主表面之上形成半導體元件如金屬絕緣體半導體場效應晶體管(MISFET)之后，將層間絕緣膜形成于半導體襯底的主表面之上以便覆蓋半導體元件。近年來，MISFET的柵極電極之間的間隙已經隨著半導體元件的小型化而變得更小。希望在這樣的層間絕緣膜中使用具有進入柵極電極等之間的良好嵌入性質的絕緣膜。通過等離子體化學氣相沉積(CVD)方法形成的絕緣膜具有低嵌入性質、因此在柵極電極之間的空間相對較窄時不能可靠地嵌入于其間的空間中，這會生成空隙。對照而言，通過熱CVD形成的絕緣膜如O₃-TEOS(正硅酸乙酯)氧化物膜或者通過涂覆方法形成的絕緣膜如旋涂玻璃(SOG)膜具有進入柵極電極等之間的空間中的良好嵌入性質。

[專利文獻1]日本待審專利公開第2005-136152號

[專利文獻2]日本待審專利公開第2005-223021號

[專利文獻3]日本待審專利公開第Hei?11(1999)-87510號

[專利文獻4]日本待審專利公開第Hei?6(1994)-302704號

[專利文獻5]日本待審專利公開第Hei?7(1995)-153840號

[專利文獻6]日本待審專利公開第Hei?5(1993)-109910號

[專利文獻7]日本待審專利公開第Hei?11(1999)-317454號

[專利文獻8]日本待審專利公開第Hei?6(1994)-53210號

發(fā)明內容