[發明專利]形成MOS晶體管的方法及其結構

無效

• 申請號: 200910151750.8
• 申請日: 2009-07-13
• 公開（公告）號: CN101685834A
• 公開（公告）日: 2010-03-31
• 發明（設計）人: J·皮爾斯;P·溫卡特拉曼;J·塞勒斯;H·D·巴哈特
• 申請（專利權）人: 半導體元件工業有限責任公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L21/336
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 秦 晨

1.一種MOS晶體管，包括：

具有表面的半導體基板；

所述MOS晶體管的有源區；

形成在所述半導體基板中并形成在所述有源區內的多個活性槽，其中所述多個活性槽中的每個活性槽包括屏蔽導體以及上覆柵極導體；

源極區，其在與每一個活性槽相鄰的所述半導體基板的表面上作為第一摻雜區而形成；

在所述有源區外部的終端區；

形成在所述半導體基板中和所述終端區內的屏蔽觸點槽，所述屏蔽觸點槽具有在所述屏蔽觸點槽內的第一導體；

柵極觸點槽，其在所述半導體基板中形成，并設置在所述屏蔽觸點槽和所述多個活性槽中的至少一個活性槽兩者附近，所述柵極觸點槽具有在所述柵極觸點槽內的第二導體，并且其中沒有源極區與所述柵極觸點槽相鄰；

源極導體，其覆蓋在所述多個活性槽之上，并與所述多個活性槽中的每個活性槽的源極區形成電接觸；

第三導體，其覆蓋在所述屏蔽觸點槽之上，并與所述第一導體形成電接觸；以及

第四導體，其覆蓋在所述柵極觸點槽之上，并與所述第二導體形成電接觸，其中所述第三導體和所述第四導體是基本上共面的，且沒有電連接在一起。

2.根據權利要求1所述的MOS晶體管，進一步包括設置在所述第三導體以及所述第四導體之下的絕緣體，其中所述第三導體通過所述絕緣體內的第一開口與所述第一導體形成電接觸，且所述第四導體通過所述絕緣體內的第二開口與所述第二導體形成電接觸。

3.根據權利要求1所述的MOS晶體管，進一步包括第五導體，所述第五導體設置在所述表面下方，并且所述第五導體由所述第一導體延伸至所述多個多個活性槽中至少一個活性槽的所述屏蔽導體，并且將所述第一導體電連接至所述至少一個活性槽的所述屏蔽導體。

4.根據權利要求1所述的MOS晶體管，其中所述第三導體與所述第四導體是相互交錯的。

5.一種形成MOS晶體管的方法，包括：

提供半導體基板；

在所述半導體基板上形成MOS晶體管，包括形成具有有源區以及在有源區外部的終端區的MOS晶體管；

在所述有源區內形成活性槽；

在所述終端區內形成第一槽以及第二槽；

在所述終端區內并在所述第一槽之上形成第一導體，其中所述第一導體與所述第一槽內的第二導體電連接；以及

將所述第二導體形成為與活性槽內的第三導體電接觸。

6.根據權利要求5所述的方法，進一步包括在第二槽之上并在所述終端區內形成第四導體，其中所述第四導體與在所述第二槽內的第五導體電連接。

7.根據權利要求6所述的方法，進一步包括將所述第二導體形成為與在所述第二槽內形成的第六導體電連接。

8.一種形成MOS晶體管的方法，包括：

提供具有表面的半導體基板；

在所述晶體管的有源區內形成多個第一槽；

形成延伸入所述半導體基板的第二槽以及第三槽，包括在不位于所述晶體管的有源區內的所述晶體管的終端區內形成所述第二槽以及所述第三槽；

在所述第二槽內形成第一導體；

在所述第三槽內形成第二導體；和

形成第三導體，所述第三導體在所述第二槽之上并且在所述半導體基板的所述表面之上，且與所述第一導體電接觸。

9.根據權利要求8所述的方法，其中形成延伸入所述半導體基板的所述第二槽和所述第三槽的步驟包括在所述半導體基板的表面上形成電介質層，并且形成通過所述電介質層且伸入所述半導體基板內的所述第二槽和所述第三槽。

10.根據權利要求9所述的方法，其中在所述半導體基板的表面上形成所述電介質層的步驟包括在所述終端區而不在所述有源區內形成所述電介質層。