[發明專利]減少由于寄生電容引起的輸出電容的半導體器件

無效

• 申請號: 200910149437.0
• 申請日: 2009-06-22
• 公開（公告）號: CN101615631A
• 公開（公告）日: 2009-12-30
• 發明（設計）人: 砂田卓也;楠田和彥;吉田岳司
• 申請（專利權）人: 松下電工株式會社
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 中科專利商標代理有限責任公司
• 代理人: 王波波

1、一種半導體器件，包括：

SOI襯底，由半導體襯底以及經由第一絕緣層在半導體襯底上形成的第一導電類型半導體層構成；

第一導電類型漏極區，在第一導電類型半導體層中形成，使得第一導電類型漏極區暴露在第一導電類型半導體層的表面上；

第二導電類型阱區，在第一導電類型半導體層中形成，使得第二導電類型阱區從第一導電類型半導體層的表面到達第一絕緣層，且與第一導電類型漏極區相隔離；

第一導電類型源極區，包括在第二導電類型阱區內，并且在第一導電類型半導體層中形成，使得第一導電類型源極區暴露在第一導電類型半導體層的表面上；

漏電極，電連接至第一導電類型漏極區；

源電極，電連接至第一導電類型源極區；以及

柵電極，經由第二絕緣層形成在第一導電類型漏極區和第一導電類型源極區之間的第二導電類型阱區表面上，其中

多個通孔，形成在半導體襯底位于漏極區之下的區域中。

2、根據權利要求1所述的半導體器件，其中，在半導體襯底的平面內方向中通孔按蜂巢形狀安置。

3、根據權利要求1所述的半導體器件，其中，絕緣材料填充在通孔中。

4、一種半導體器件，包括：

SOI襯底，由半導體襯底以及經由第一絕緣層在半導體襯底上形成的第一導電類型半導體層構成；

第一導電類型漏極區，在第一導電類型半導體層中形成，使得第一導電類型漏極區暴露在第一導電類型半導體層的表面上；

第二導電類型阱區，在第一導電類型半導體層中形成，使得第二導電類型阱區從第一導電類型半導體層的表面到達第一絕緣層，且與第一導電類型漏極區相隔離；

第一導電類型源極區，包括在第二導電類型阱區內，并且在第一導電類型半導體層中形成，使得第一導電類型源極區暴露在第一導電類型半導體層的表面上；

漏電極，電連接至第一導電類型漏極區；

源電極，電連接至第一導電類型源極區；以及

柵電極，經由第二絕緣層形成在第一導電類型漏極區和第一導電類型源極區之間的第二導電類型阱區表面上，其中

除了位于電連接至漏電極表面的漏極焊盤下方的區域之外，至少將半導體襯底位于漏極區之下的區域移除。

5、根據權利要求4所述的半導體器件，其中，半導體襯底位于漏極焊盤下方的區域連續地連接至半導體襯底的其它區域。

6、根據權利要求5所述的半導體器件，其中，半導體襯底位于漏極焊盤下方的區域緊挨著連續地連接至半導體襯底的其它區域。