[發明專利]電子器件、配置可重編程邏輯元件的方法及圖像形成裝置

有效

• 申請號: 200910147370.7
• 申請日: 2009-06-18
• 公開（公告）號: CN101729061A
• 公開（公告）日: 2010-06-09
• 發明（設計）人: 粟田惠德
• 申請（專利權）人: 富士施樂株式會社
• 主分類號: H03K19/173
• 分類號: H03K19/173;G06F13/38
• 代理公司: 北京天昊聯合知識產權代理有限公司 11112
• 代理人: 顧紅霞;龍濤峰

技術領域

本發明涉及電子器件、配置可重編程邏輯元件的方法以及圖像 形成裝置。

背景技術

已知諸如PGA(可編程門陣列)、FPGA(現場可編程門陣列)、 CPLD(復雜可編程邏輯器件)以及DRP(動態可重配置處理器)等 使用可重編程邏輯元件的電子器件。通過輸入電信號可在事后對包 括在這種可重編程邏輯元件中的邏輯電路重寫。因此，這種元件具 有高通用性和功能可更新的優點。

例如，日本專利No.3644590(對應于美國專利No.6,976,118) 披露了一種包括PROM(可編程ROM)、EEPROM(電可擦除可編 程ROM)以及FPGA的電子器件。當對該電子器件供電時，基于存 儲在PROM中的數據配置(初始化)FPGA，之后基于存儲在EEPROM 中的數據再度配置FPGA。

此外，JP?2004-21867A披露了一種包括閃存、配置控制器以及 FPGA的電子器件。當對該電子器件供電時，配置控制器基于存儲在 閃存中的數據來配置FPGA。

發明內容

本發明的目的在于在使用可重編程邏輯元件的電子器件中跳讀 配置數據而將啞數據寫入可重編程邏輯元件。

[1]根據本發明的一方面，提供一種電子器件，其包括可重編程 邏輯元件、配置數據存儲器、讀取部分、啞數據生成部分、跳讀判 斷部分、寫入部分以及控制部分。所述配置數據存儲器存儲用于所 述可重編程邏輯元件的配置數據。所述讀取部分從所述配置數據存 儲器中依次讀取所述配置數據。所述啞數據生成部分生成啞數據。 所述跳讀判斷部分判斷是否跳讀所述配置數據。所述寫入部分將所 述配置數據或所述啞數據寫入所述可重編程邏輯元件。如果所述跳 讀判斷部分判定將跳讀所述配置數據，則所述控制部分進行控制以 將由所述啞數據生成部分生成的所述啞數據發送到所述寫入部分。

根據第[1]項所述的構造，可以跳讀所述配置數據而將所述啞數 據寫入所述可重編程邏輯元件。

[2]在根據第[1]項所述的電子器件中，如果所述跳讀判斷部分判 定不跳讀所述配置數據，則所述控制部分可進行控制以將由所述讀 取部分讀取的所述配置數據發送到所述寫入部分。

根據第[2]項所述的構造，與所述電子器件連接的裝置可以識別 所述電子器件而無需所述電子器件讀取全部配置數據。

[3]在根據第[2]項所述的電子器件中，所述控制部分可執行控制 以使得在將包括所述啞數據的第一配置數據寫入所述可重編程邏輯 元件之后，將不同于所述第一配置數據的第二配置數據寫入所述可 重編程邏輯元件。

根據第[3]項所述的構造，在與所述電子器件連接的所述裝置能 夠識別所述電子器件之后，可在所述可重編程邏輯元件上構建邏輯。

[4]在根據第[3]項所述的電子器件中，所述配置數據存儲器可存 儲所述第二配置數據并且不存儲所述第一配置數據。

根據第[4]項所述的構造，不需要準備所述第一配置數據。

[5]在根據第[4]項所述的電子器件中，所述配置數據存儲器可存 儲用于檢查所述第一配置數據是否已正常寫入所述可重編程邏輯元 件的數據。

根據第[5]項所述的構造，即使在所述可重編程邏輯元件檢查是 否已正常寫入所述配置數據的情況下，也不需要準備所述第一配置 數據。

[6]在根據第[3]項所述的電子器件中，所述控制部分可部分地執 行所述第二配置數據的寫入，以覆蓋包含在所述第一配置數據中的 所述啞數據的至少一部分。

根據第[6]項所述的構造，在與所述電子器件連接的所述裝置能 夠識別所述電子器件之后，在所述可重編程邏輯元件上構建邏輯。

[7]根據第[1]項所述的電子器件還可包括：跳讀信息存儲器，其 存儲表示跳讀所述配置數據的位置的跳讀信息。所述跳讀判斷部分 可基于存儲在所述跳讀信息存儲器中的所述跳讀信息來判斷是否跳 讀所述配置數據。

根據第[7]項所述的構造，可以任意地設定跳讀所述配置數據的 位置。

[8]在根據第[1]項所述的電子器件中，所述跳讀判斷部分可基于 由所述讀取部分讀取的所述配置數據來判斷是否跳讀所述配置數 據。

根據第[8]項所述的構造，可以自動地識別跳讀所述配置數據的 位置。