[發明專利]固態圖像拾取器件及其信號處理方法和圖像拾取裝置

無效

• 申請號: 200910146219.1
• 申請日: 2009-06-22
• 公開（公告）號: CN101610366A
• 公開（公告）日: 2009-12-23
• 發明（設計）人: 巖佐拓;緒方憐史
• 申請（專利權）人: 索尼株式會社
• 主分類號: H04N5/335
• 分類號: H04N5/335;H04N3/15;H04N5/225
• 代理公司: 北京市柳沈律師事務所
• 代理人: 郭定輝

技術領域

本發明涉及固態圖像拾取器件、其信號處理方法以及使用其的圖像拾取裝置，更具體地，涉及利用所謂的列模數轉換(ADC，Analog-to-DigitalConversion)系統的固態圖像拾取器件、其信號處理方法以及使用其的圖像拾取裝置。

背景技術

作為一種X-Y尋址型固態圖像拾取器件(例如，CMOS型(包含MOS型)固態圖像拾取器件(在下文中稱作“CMOS圖像傳感器”))的放大型固態圖像拾取器件作為固態圖像拾取器件的一種系統而眾所周知。在該CMOS圖像傳感器中已知一稱為列系統的技術。在該列系統中，為以矩陣形式二維布置包含相應光電轉換元件的像素的像素陣列部分彼此獨立地提供列處理部分，以便于分別與像素列對應。此外，從像素陣列部分的相應像素中每像素列地連續讀取信號(像素信號)，以便將其暫時保持在對應一個列處理部分中。此外，以預定的時序連續讀取一列的像素信號。

另外，用以向列處理部分提供模數轉換(ADC)功能的列模數轉換系統作為一種列系統而眾所周知。利用該列ADC系統，比較器將模擬像素信號與具有RAMP波形的基準信號相比較，從而在時間軸方向上生成具有一大小(脈寬)的脈沖信號。此外，在與脈沖信號的脈寬相對應的時間段內，計數器對預定的時鐘信號計數，并且將得到的計數值設置為與像素信號的大小相對應的數字信號。這樣，執行了AD轉換。

在使用這種列ADC系統的CMOS圖像傳感器中，稀疏(跳過)像素信息來讀取得到的像素信息的所謂稀疏讀取方法作為增大幀速的方法而眾所周知。然而，當使用該稀疏讀取方法時，盡管電荷通過光電轉換而被累積，但是由于存在丟棄了在其之中累積的電荷的一些像素，因此靈敏度降低。為了解決關于靈敏度降低的問題，目前為止，利用列ADC系統將相應單元像素輸出的模擬像素信號轉換為數字值，并且將得到的分別與垂直方向上的多個像素相對應的數字值彼此相加以進行讀取。例如，在日本專利特許號2005-278135(在下文中稱作專利文獻1)中公開了該技術。

發明內容

對于專利文獻1中公開的相關技術，由于僅在垂直方向上實現了稀疏讀取方法和像素加法，因此存在關于幀速增大的局限。當同樣可以在水平方向上實現稀疏讀取方法和像素加法時，可以進一步增大幀速。這里，讓我們考慮在水平方向上實現稀疏讀取方法和像素加法的情況。

來自所有像素列的信息被水平地輸出之后而在數字信號處理部分中執行像素的加法的方法被期望作為在水平方向上同時實現稀疏讀取方法和像素加法的方法。然而，利用該方法，水平輸出的信息量并未減少。因此，僅可以通過關于垂直方向上的像素的加法提高幀速一個幀速增加量，其不可充分地提高幀速。

為了解決上述問題提出本發明，因此，期望提供在列ADC中實現水平方向上的像素的加法從而使得可以減少水平輸出的信息量的固態圖像拾取器件、其信號處理方法以及使用其的圖像拾取裝置。

為了達到上述的期望，根據本發明的實施例，提供了如下的固態圖像拾取器件，其包含：多個比較器，其被提供給具有以矩陣形式布置的、包含相應光電轉換元件的單元像素的像素陣列部分，以便分別對應于像素列，每個所述比較器用于將經由對應一根垂直信號線而從對應一個所述單元像素輸出的模擬信號與類似斜坡的基準信號相比較，以便將包含與對應一個模擬信號的大小相對應的時間信息的比較結果輸出；計數器，其均用來基于從對應一個所述比較器輸出的時間信息，執行用于以一個時鐘周期向最低有效位加1的計數操作，以便將得到的計數值輸出為與對應一個模擬信號的大小相對應的數字信號；以及控制部分，其用于以如下的方式執行控制：在加法模式的階段中，將分別與兩個像素列對應的兩個比較器和兩個計數器設置為單元，當來自該兩個比較器的比較結果均具有第一邏輯時，向該兩個計數器中的一個計數器的第二位加1，當來自該兩個比較器的比較結果之一具有第一邏輯時，向該一個計數器的第一位加1，而當來自該兩個比較器的比較結果均具有第二邏輯時，不向該一個計數器的第一位和第二位加1。

此外，具有上述配置的固態圖像拾取器件被用作相機系統(諸如數碼相機或攝像機)或具有圖像拾取功能的電子裝置(諸如移動電話)中的圖像拾取元件(圖像拾取器件)。