[發明專利]優化基于目錄的一致性協議中的并發訪問

有效

• 申請號: 200910146203.0
• 申請日: 2009-06-12
• 公開（公告）號: CN101604295A
• 公開（公告）日: 2009-12-16
• 發明（設計）人: H·泰瑞;A·庫瑪;S·樸
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F12/08
• 分類號: G06F12/08
• 代理公司: 上海專利商標事務所有限公司
• 代理人: 毛 力;錢靜芳

背景

許多計算系統包括多個處理器以及與I/O和存儲設備接口的輸入/輸出 (I/O)代理，且還包括可以是用于多個處理器的一致高速緩存的一致存儲器。 因為一個或多個高速緩存經常被包括在這多個處理器中，所以一致高速緩存意 味著處理器與可請求訪問高速緩存的其它代理(例如，其它處理器或I/O代理) 共享其高速緩存。

當計算系統包括多個一致性高速緩沖存儲器以及如多個處理器和I/O代理 之類的多個請求代理時，在兩個代理同時請求訪問高速緩存線時發生沖突。為 緩解該問題，在多個請求代理之間仲裁對特定高速緩存線的訪問的系統通常使 用高速緩存一致性協議來完成。時常地，諸如目錄之類的中心實體被用來通過 存儲指示存在于高速緩沖存儲器的一個或多個中的各種高速緩存線的位置和 狀態的條目來維持高速緩存一致性。高速緩存一致性算法定義對同一存儲器位 置的讀和寫的行為。如果滿足以下情況，則獲得高速緩存的一致性，這些情況 為：(1)在處理器P對X進行的寫之后由該同一處理器P對位置X進行的讀 在由P進行的讀和寫指令之間沒有發生另一處理器對X進行的寫的情況下必需 總是返回由P寫入的值；(2)在另一處理器P2對X進行的寫之后由處理器 P1對位置X進行的讀在兩次訪問之間沒有發生由任何處理器對X進行的其它 寫的情況下必需返回由P2所進行的寫入的值；以及(3)在由另一處理器P2 對X進行的寫之后由處理器P1對位置X進行的讀在兩次訪問之間沒有發生由 任何處理器對X進行的其它寫的情況下必需返回由P2所進行的寫入的值。

然而，隨著計算系統中的高速緩存和/或請求代理的數目的增大時，維持 高速緩存一致性的復雜度以及在這些代理之間所需的消息數目也因為高速緩 存一致性協議必需適應于新按比例縮放的計算系統而增大。更進一步地，為維 持一致性，必需發送增加數目的消息，這增加了互連上的通信量、減小了用于 其它通信的帶寬、并且還導致回復對數據的請求時的等待時間。

附圖簡述

圖1是根據本發明一個實施例的系統的一部分的框圖。

圖2是根據本發明一個實施例的協議處理的流程圖。

圖3是根據本發明一個實施例的輸出序列發生器的框圖。

圖4是根據本發明一個實施例的輸入路徑結構的框圖。

圖5是根據本發明一個實施例的目錄的框圖。

圖6是根據本發明一個實施例的方法的流程圖。

圖7是根據本發明一個實施例的系統的框圖。

詳細描述

在各實施例中，耦合各系統代理的系統的低層互連的特性可被用來提高用 于高速緩存一致性的目錄處的消息處理的并發性，減小互連上的帶寬并且降低 在系統的每一單獨核處的未命中處理的總的等待時間。

現在參考圖1，所示出的是根據本發明一個實施例的系統的一部分的框 圖。如圖1中所示，系統10包括多個高速緩存代理C1-C3。每個這種高速緩 存代理可包括或具有對高速緩沖存儲器的訪問，并且在各個實施例中可以是處 理器插座、核、或者包括或關聯于高速緩沖存儲器的其它這種處理單元。高速 緩存代理C1-C3的每一個經由可以是環形互連的互連20耦合。如圖1的實現 中所示，環形互連20可包括分別用于傳送請求、響應和數據分組的三個獨立 消息路徑，雖然本發明的范圍在這一方面不受限制。

除了高速緩存代理之外，如圖1中所示地，存在目錄D。目錄D可以是 管理高速緩存一致性協議并且允許對存儲在各個高速緩存代理C1-C3中的信 息的一致訪問的歸屬代理或其它單元的一部分。例如，目錄D可包括在各個條 目中存儲關于存儲在高速緩存代理C1-C3中的高速緩存線的位置以及它們的 狀態的信息的表。在一些實施例中，當所請求數據不存在于高速緩存代理的任 何一個中時，歸屬代理還可被用來訪問主存儲器。