[發明專利]在SRAM設計中使用雙柵極晶體管提升讀/寫邊界

有效

• 申請號: 200910143857.8
• 申請日: 2009-05-31
• 公開（公告）號: CN101770805A
• 公開（公告）日: 2010-07-07
• 發明（設計）人: 陳炎輝;吳瑞仁
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/40
• 分類號: G11C11/40;G11C11/412;G11C11/413
• 代理公司: 北京市德恒律師事務所 11306
• 代理人: 梁永;馬鐵良

1.一種集成電路結構，包括：

靜態隨機存取存儲器(SRAM)單元，包括：

第一上拉晶體管；

與所述第一上拉晶體管形成第一反相器的第一下拉晶體管，其中，所述第 一下拉晶體管包括一連接到所述第一上拉晶體管的柵極的前柵極，以及一與所 述第一前柵極解耦的后柵極；

第二上拉晶體管；和

與所述第二上拉晶體管形成一第二反相器的第二下拉晶體管，其中，所述 第一反相器和所述第二反相器交叉耦合，以及其中，所述第二下拉晶體管包括： 連接到所述第二上拉晶體管的柵極的前柵極，和與所述第一下拉晶體管的所述 后柵極耦合的后柵極，其中所述第一下拉晶體管的所述后柵極直接連接到所述 第二下拉晶體管的所述后柵極。

2.根據權利要求1所述的集成電路結構，其中進一步包括一耦合到所述 第一下拉晶體管的所述后柵極的后柵極控制器，其中所述后柵極控制器配置為 在所述SRAM單元的第一操作中向所述第一下拉晶體管的所述后柵極施加第 一電壓，以及在所述SRAM單元的第二操作中向所述第一下拉晶體管的后柵 極施加與所述第一電壓不同的第二電壓。

3.根據權利要求2所述的集成電路結構，其中所述第一操作是寫入操作， 所述第二操作是讀出操作，并且其中所述第一電壓低于所述第一下拉晶體管的 所述后柵極的閾值電壓，和所述第二電壓高于所述閾值電壓。

4.根據權利要求2所述的集成電路結構，其中所述的第一操作是寫入操 作，所述第二操作是讀出操作，以及其中所述第一電壓是接地電壓，和所述第 二電壓基本等于所述SRAM單元的正向電源電壓VDD。

5.根據權利要求1所述的集成電路結構，其中所述第一下拉晶體管是包 括鰭的鰭式場效應晶體管(FinFET)，以及其中所述第一前柵極位于所述鰭 的第一側壁，和所述后柵極位于所述第一側壁對面的所述鰭的第二側壁。

6.一種集成電路結構，包括：

字線；

第一Y方向選擇線；

耦合到所述字線的第一靜態隨機存儲器(SRAM)單元，包括：

第一反相器，包括：

第一上拉晶體管；和

耦合到所述第一上拉晶體管的第一下拉晶體管，包括第一前柵極和第一后 柵極；和

交叉耦合到所述第一反相器的第二反相器，包括：

第二上拉晶體管；和

耦合到所述第二上拉晶體管的第二下拉晶體管，包括第二前柵極和第二后 柵極，其中所述第一后柵極和所述第二后柵極連接到所述第一Y方向選擇線。

7.根據權利要求6所述的集成電路結構，其中所述第一下拉晶體管是包 括鰭的鰭式場效應晶體管(FinFET)，以及其中所述第一前柵極位于所述鰭 的第一側壁，和所述后柵極位于所述第一側壁對面的所述鰭的第二側壁。

8.根據權利要求6所述的集成電路結構，其中所述第一上拉晶體管和所 述第二上拉晶體管是單柵極晶體管。

9.根據權利要求6所述的集成電路結構，進一步包括在所述第一反相器 和第一位線之間耦合的第一傳輸門晶體管，和在所述第二反相器和第二位線之 間耦合的第二傳輸門晶體管，其中所述第一傳輸門晶體管和所述第二傳輸門晶 體管是單柵極晶體管。

10.根據權利要求6所述的集成電路結構，進一步包括具有耦合到所述第 一Y方向選擇線的第一輸出的后柵極控制器，其中所述后柵極控制器配置為 在所述第一SRAM單元的第一操作中向所述第一Y方向選擇線施加第一電壓， 和在所述SRAM單元的第二操作中向所述第一Y方向選擇線施加與所述第一 電壓不同的第二電壓。