[發明專利]MOS晶體管的形成方法及其閾值電壓調節方法

有效

• 申請號: 200910143705.8
• 申請日: 2009-05-22
• 公開（公告）號: CN101783299A
• 公開（公告）日: 2010-07-21
• 發明（設計）人: 神兆旭;居建華
• 申請（專利權）人: 中芯國際集成電路制造(上海)有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/265
• 代理公司: 北京德琦知識產權代理有限公司 11018
• 代理人: 牛崢;王麗琴

技術領域

本發明涉及半導體制造技術領域，尤指一種MOS晶體管的形成方法及其閾值電壓調節方法。

背景技術

目前，由于集成電路的集成度越來越高，器件的尺寸越來越小，器件的特征尺寸(CD)從0.13μm向0.10μm以下的區域進行開發。隨著半導體器件向高密度和小尺寸發展，金屬一氧化物一半導體(MOS)器件是主要的驅動力。閾值電壓(Vt)和驅動電流(Id)是MOS晶體管的兩個重要的電參數，也是在制造工藝中的重要控制參數。不同的核心電路(Core)和輸入/輸出電路(IO)具有不同的Vt和Id性能需求。

現有技術中，通常通過控制柵氧化層、溝道區域、阱區域、源/漏延伸區的摻雜形狀、袋形注入(pocket?implant)區以及源/漏極注入形狀和熱預算等等來獲得預料的性能需求。最常見的是改變離子注入類型、能量和劑量，以及改變柵氧化層厚度兩種方式，但是無論哪種方法，都需要增加阱(well)，這樣，會用到不同的光罩來定義不同的器件區域，使得整個MOS晶體管的制作工藝變得更加復雜。

發明內容

有鑒于此，本發明的主要目的在于提供一種MOS晶體管的形成方法，能夠簡單、靈活地調節閾值電壓。

本發明的另一目的在于提供一種MOS晶體管的閾值電壓調節方法，能夠實現閾值電壓簡單、靈活的調節。

為達到上述目的，本發明的技術方案具體是這樣實現的：

一種MOS晶體管的形成方法，還包括：

在半導體襯底上形成柵極結構；

穿透柵極結構進行第二離子注入，形成用于調節閾值電壓的離子擴散區以及袋狀注入區；

在柵極結構兩側、半導體襯底中進行離子注入以形成源/漏延伸區和源/漏極，將半導體襯底進行退火。

所述形成方法還包括：

在所述柵極結構兩側、半導體襯底中進行第一離子注入；

如果所述第一離子注入先于第二離子注入，所述第一離子注入后已經形成的袋狀注入區延伸，以形成最終的袋狀注入區；

如果所述第二離子注入先于第一離子注入，所述第一離子注入后形成的袋狀注入區與所述第二離子注入后已經形成的袋狀注入區重合，以形成最終的袋狀注入區。

所述源/漏延伸區的形成，可以在所述第一離子注入之前，或者所述第二離子注入之前，或者所述第一離子注入之后，或者所述第二離子注入之后，或者所述第一離子注入和第二離子注入之間。

所述MOS晶體管為NMOS晶體管，所述柵極結構中的多晶硅片厚度為75nm～110nm，所述第一離子和第二離子為P型離子；所述第二離子注入的能量范圍為9.5KeV～15KeV，注入的劑量范圍為1e14cm^-2～5e14cm^-2。

所述第二離子為硼離子。

所述MOS晶體管為PMOS晶體管，所述柵極結構中的多晶硅片厚度范圍為75nm～110nm，所述第一離子和第二離子為N型離子；所述第二離子注入的能量范圍為30KeV～50KeV，注入的劑量范圍為1e14cm^-2～5e14cm^-2。

所述第二離子為磷離子。

所述袋形注入區的深度界于源/漏延伸區與源/漏極之間，所述袋形注入區的導電類型與源/漏延伸區或源/漏極的導電類型相反。

在形成源/漏極步驟之前，還包括在柵極結構兩側、半導體襯底上形成側墻步驟。

一種MOS晶體管的閾值電壓調節方法，該方法包括：

在半導體襯底上形成柵極結構；

穿透柵極結構進行第二離子注入，形成用于調節閾值電壓的離子擴散區以及袋狀注入區；

在柵極結構兩側、半導體襯底中進行離子注入以形成源/漏延伸區和源/漏極，將半導體襯底進行退火；

所述第二離子注入能量和劑量，根據MOS晶體管的閾值電壓確定。

還包括：

在所述柵極結構兩側、半導體襯底中進行第一離子注入以形成袋狀離子注入，該袋狀離子注入形成與所述袋狀注入區重合或是使所述袋狀注入區延伸后的袋狀注入區。

所述MOS晶體管為NMOS晶體管，所述柵極結構中的多晶硅片厚度為75nm～110nm，所述第一離子和第二離子為P型離子；所述第二離子注入的能量范圍為9.5KeV～15KeV，注入的劑量范圍為1e14cm^-2～5e14cm^-2。

所述第二離子為硼離子。