[發明專利]像素結構及其制作方法

有效

• 申請號: 200910143334.3
• 申請日: 2009-05-21
• 公開（公告）號: CN101894835A
• 公開（公告）日: 2010-11-24
• 發明（設計）人: 顏思琳;江佳銘
• 申請（專利權）人: 華映視訊(吳江)有限公司;中華映管股份有限公司
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L29/786;H01L29/06;H01L21/82;H01L21/336;G02F1/1368
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 孫長龍

1.一種像素結構，其特征在于，包括：

一基板；

一圖案化的第一導電層設于該基板上，其包含；

至少一柵極電極線，大體上沿著一第一方向延伸設置；以及

至少一柵極電極，電連接于該柵極電極線；

一柵極介電層設于該圖案化的第一導電層上；

一圖案化的半導體層設于部分該柵極介電層上，其包含：

一薄膜晶體管通道層；以及

一浮置半導體層，大體上平行于該第一方向；

一圖案化的第二導電層設于部分該圖案化的半導體層上，其包含；

一源極電極線；

一源極電極以及一漏極電極，覆蓋部分該薄膜電晶體通道層；以及

一漏極遮光圖案延伸部，覆蓋部分該浮置半導體層；

一保護層設于該基板上，該保護層覆蓋該圖案化的第二導電層、部份該圖案化的半導體層以及部份該柵極介電層；以及

一圖案化的第三導電層設于該保護層上，且與該漏極電極電性連接。

2.如權利要求1所述的像素結構，其特征在于，該圖案化的第一導電層/第二導電層包含一金屬材料。

3.如權利要求1所述的像素結構，其特征在于，該薄膜晶體管通道層厚度與該浮置半導體層厚度大體上相等。

4.如權利要求1所述的像素結構，其特征在于，至少一部份該漏極遮光圖案延伸部覆蓋于該浮置半導體層表面。

5.如權利要求1所述的像素結構，其特征在于，該漏極遮光圖案延伸部的延伸方向大體上是平行于該浮置半導體層的延伸方向。

6.如權利要求1所述的像素結構，其特征在于，該浮置半導體層的延伸方向大體上是平行于該柵極電極線的延伸方向。

7.如權利要求1所述的像素結構，其特征在于，至少一部份該圖案化的第三導電層與該浮置半導體層于垂直方向是互相重迭。

8.如權利要求1所述的像素結構，其特征在于，該第三導電層具有一邊界平行且鄰近于部分該柵極電極線，而該浮置半導體層是位于部分該邊界的下方。

9.一種像素結構的制作方法，包含有下列步驟：

提供一基板；

于該基板表面形成一圖案化的第一導電層，其包含至少一柵極電極線與至少一柵極電極；

在該基板表面形成一柵極介電層，且使該柵極介電層覆蓋該柵極電極線以及該基板；

于該柵極介電層上形成一圖案化的半導體層，其中該圖案化的半導體層包含一薄膜晶體管通道層以及一浮置半導體層，且該浮置半導體層的延伸方向大體上平行于該柵極電極線的延伸方向；

于該基板表面形成一圖案化的第二導電層，其包含一源極電極線、一源極電極、一漏極電極以及一漏極遮光圖案延伸部，且至少一部份的該漏極遮光圖案延伸部是覆蓋該浮置半導體層的表面，以及使該漏極遮光圖案延伸部延伸方向大體上是與該浮置半導體層延伸方向平行；

于該圖案化的第二導電層上形成一保護層，且使該保護層同時覆蓋部份該柵極介電層、部份該圖案化的半導體層以及該圖案化的第二導電層；以及

于該保護層上形成一圖案化的第三導電層，且使該圖案化的第三導電層覆蓋該保護層，且與該漏極電極電性連接，以及使至少一部份該圖案化的第三導電層與該浮置半導體層于垂直方向上互相重迭。

10.如權利要求9所述的像素結構的制作方法，其特征在于，制作該圖案化的第一導電層、該柵極介電層、該圖案化的半導體層、該圖案化的第二導電層、該保護層以及該圖案化的第三導電層是利用一圖案化制程。