[發明專利]半導體器件以及半導體器件的制造方法有效
| 申請號: | 200910142660.2 | 申請日: | 2009-06-05 |
| 公開(公告)號: | CN101609828A | 公開(公告)日: | 2009-12-23 |
| 發明(設計)人: | 川下道宏;吉村保廣;田中直敬;內藤孝洋;赤澤隆 | 申請(專利權)人: | 株式會社瑞薩科技 |
| 主分類號: | H01L23/52 | 分類號: | H01L23/52;H01L23/485;H01L25/00;H01L21/768;H01L21/60 |
| 代理公司: | 中國國際貿易促進委員會專利商標事務所 | 代理人: | 許海蘭 |
| 地址: | 日本*** | 國省代碼: | 日本;JP |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 半導體器件 以及 制造 方法 | ||
1.一種半導體器件,其特征在于,具有:
具有第一面以及與其相反一側的第二面的半導體襯底;
形成在上述半導體襯底的第一面上的層間絕緣膜;
在上述半導體襯底的第一面上隔著上述層間絕緣膜形成的第一 導電膜;
形成在上述半導體襯底的第二面中、深度小于上述半導體襯底的 厚度的凹部;
形成在上述凹部的底面,且達到上述第一導電膜的孔;
形成在上述凹部的底面上的第一絕緣膜;以及
在上述凹部的底面上隔著上述第一絕緣膜形成,且與上述第一導 電膜電連接而形成在上述孔的底面上的第二導電膜。
2.根據權利要求1所述的半導體器件,其特征在于,
上述第二導電膜收容于上述凹部的內部中。
3.根據權利要求1所述的半導體器件,其特征在于,
上述孔、上述第一絕緣膜以及上述第二導電膜構成貫通電極,
上述貫通電極具有:
構成上述孔,且從上述凹部的底面達到上述層間絕緣膜,且底面 比上述層間絕緣膜與上述半導體襯底的邊界更靠近上述第一導電膜 的第一孔;
構成上述孔,且從上述第一孔的底面達到上述第一導電膜,且孔 徑小于上述第一孔的第二孔;
形成在上述第一孔的底面及其側面上和上述凹部的底面上的上 述第一絕緣膜;以及
在上述第一孔的底面及其側面上和上述凹部的底面上隔著上述 第一絕緣膜形成,且與上述第一導電膜電連接而形成在上述第二孔的 底面上的上述第二導電膜。
4.根據權利要求3所述的半導體器件,其特征在于,
上述半導體襯底的上述貫通電極與其他半導體襯底的凸緣電極 被幾何學地鉚接,而上述其他半導體襯底層疊在上述半導體襯底的第 二面上。
5.根據權利要求4所述的半導體器件,其特征在于,
上述凹部的底面上的上述第二導電膜構成與上述貫通電極電連 接的布線,
由上述貫通電極、上述凸緣電極以及上述布線構成三維布線。
6.根據權利要求5所述的半導體器件,其特征在于,
上述三維布線構成同電位線。
7.一種包括以下步驟的半導體器件的制造方法:
(a)準備具有第一面以及與其相反一側的第二面的半導體襯底 的步驟;
(b)在上述半導體襯底的第一面上形成層間絕緣膜的步驟;
(c)在上述半導體襯底的第一面上隔著上述層間絕緣膜形成第 一導電膜的步驟;
(d)在上述半導體襯底的第二面中形成深度小于上述半導體襯 底的厚度的凹部的步驟;
(e)在上述凹部的底面上形成第一絕緣膜的步驟;
(f)在上述凹部的底面中,形成達到上述第一導電膜的孔的步 驟;以及
(g)在上述凹部的底面上隔著上述第一絕緣膜,形成在上述孔 的底面上與上述第一導電膜電連接的第二導電膜的步驟。
8.根據權利要求7所述的半導體器件的制造方法,其特征在于,
在上述(d)步驟中,形成深度為上述第二導電膜的厚度以上的 上述凹部。
9.根據權利要求7所述的半導體器件的制造方法,其特征在于,
在上述步驟(g)中,在上述凹部的底面上同時形成由上述第二 導電膜構成的布線以及布線焊盤。
10.根據權利要求7所述的半導體器件的制造方法,其特征在于,
在上述步驟(g)中,通過層疊金屬種子層與鍍敷層而形成上述 第二導電膜,
在上述步驟(f)之后,在上述凹部的底面上隔著上述第一絕緣 膜,形成在上述孔的底面上與上述第一導電膜電連接的上述金屬種子 層,在上述金屬種子層上形成上述鍍敷層。
11.一種包括以下步驟的半導體器件的制造方法:
(a)在準備了具有主面以及與其相反一側的背面的半導體襯底 之后,在上述半導體襯底的主面形成半導體元件,在上述半導體襯底 的主面上形成層間絕緣膜的步驟;
(b)在上述半導體襯底的主面上隔著上述層間絕緣膜形成主面 布線焊盤的步驟;
(c)在上述半導體襯底的背面形成第一抗蝕劑掩模,使用上述 第一抗蝕劑掩模在上述半導體襯底中通過蝕刻形成了凹部之后,去除 上述第一抗蝕劑掩模的步驟;
(d)在與上述主面布線焊盤的位置相對的上述凹部的底面的一 部分形成具有開口部的第二抗蝕劑掩模,使用上述第二抗蝕劑掩模在 上述半導體襯底中通過蝕刻形成了第一孔之后,去除上述第二抗蝕劑 掩模的步驟;
(e)在包括上述第一孔的內部的上述半導體襯底的背面上形成 第一絕緣膜的步驟;
(f)在上述第一絕緣膜上形成鋁膜的步驟;
(g)在上述步驟(f)之后,在上述第一孔的底面的一部分形成 具有開口部的第三抗蝕劑掩模,使用上述第三抗蝕劑掩模通過蝕刻分 別去除上述鋁膜、上述第一絕緣膜、上述半導體襯底以及上述層間絕 緣膜,形成了達到上述主面布線焊盤的第二孔之后,去除上述第三抗 蝕劑掩模的步驟;
(h)在上述第二孔、上述第一孔、上述凹部各自的底面以及側 面、以及上述半導體襯底的背面上形成金屬種子層的步驟;
(i)在上述凹部的一部分、上述第一孔以及上述第二孔中形成 具有開口部的第四抗蝕劑掩模,通過使用了上述第四抗蝕劑掩模的鍍 敷法在上述金屬種子層上形成了鍍敷層之后,去除上述第四抗蝕劑掩 模的步驟;以及
(j)形成覆蓋上述鍍敷層的第五抗蝕劑掩模,通過去除未由上 述第五抗蝕劑掩模覆蓋的上述金屬種子層而在上述凹部的底面上形 成了由上述金屬種子層以及上述鍍敷層構成的背面布線焊盤之后,去 除上述第五抗蝕劑掩模的步驟。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于株式會社瑞薩科技,未經株式會社瑞薩科技許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910142660.2/1.html,轉載請聲明來源鉆瓜專利網。





