[發明專利]具有多個壓控振蕩器的鎖相環電路

無效

• 申請號: 200910142455.6
• 申請日: 2009-06-16
• 公開（公告）號: CN101610084A
• 公開（公告）日: 2009-12-23
• 發明（設計）人: W·W·貝雷扎;R·H·帕特爾
• 申請（專利權）人: 阿爾特拉公司
• 主分類號: H03L7/099
• 分類號: H03L7/099;H03L7/085
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華;黃耀鈞

技術領域

本發明涉及集成電路，且更具體地涉及集成電路上的電路，其允許幾個壓控振蕩器中的一個可選擇地切換到在電路如鎖相環中使用。

背景技術

數字集成電路通常包含模擬電路。例如，一些數字集成電路包含模擬鎖相環電路。模擬鎖相環電路可用作時鐘和數據恢復電路或其他電路的一部分。

在某些類型的電路中，如可編程邏輯電路，邏輯設計者可具有將鎖相環電路用于多種潛在應用的選項。例如，根據設計者的需要，鎖相環電路可用作同步光纖網(SONET)收發器的一部分或用作千兆比特以太網收發器的一部分。這些電路可具有不同的工作要求。例如，SONET電路可能需要很低的相位噪聲，而這可能不是千兆比特以太網或其他基于不嚴格應用的電路的要求。另一個例子是可調用VCO以提供不同的自由運行頻率。

鎖相環電路可包含壓控振蕩器。在壓控振蕩器中，功耗和相位噪聲之間一般有折衷。注意，與在PLL(鎖相環)環境中VCO(壓控振蕩器)相關的功耗一般是固定量。因此，設計具有嚴格的低相位噪聲、消耗相當多功率的PLL對于不嚴格要求相位噪聲的應用則是浪費。相反，如果VCO設計為低功率器件，在更嚴格的應用中它可能不滿足相位噪聲要求。下面是一個例子。

當收發器如SONET收發器要求低相位噪聲，可能必須為該收發器使用消耗相當大量功率的鎖相環和壓控振蕩器設計。然而當收發器如千兆比特以太網收發器不要求同樣的低相位噪聲時，使用消耗較少功率的壓控振蕩器和鎖相環設計可節省功率。

為了使功耗最小，同時滿足所需的性能水平，常規的集成電路有時使用具有多個鎖相環的布置，每個具有相應最優的壓控振蕩器。這種類型的布置使得可以用適當定制的鎖相環電路操作集成電路，但是導致重復且因此消耗了大量的電路面積。

因此需要提供改進的方法，以在集成電路上實現振蕩器電路。

發明內容

根據本發明，提供了可配置壓控振蕩器電路。可配置壓控振蕩器電路可由并聯的多個壓控振蕩器形成。切換電路可用于將所需的壓控振蕩器之一切換為使用。這個布置允許提供多個壓控振蕩器，其中每一個為潛在的不同應用而優化(例如，不同頻率、噪聲水平、功耗水平等)。

可配置壓控振蕩器電路可用在任何適合的電路中。例如，可配置壓控振蕩器電路可用在可配置鎖相環中。

鎖相環電路可包括具有緩沖器輸出的緩沖器以及具有輸入和輸出的復用器。鎖相環電路可包括并聯的多個壓控振蕩器。每個壓控振蕩器可被施加于該壓控振蕩器的控制輸入的控制信號所控制。每個壓控振蕩器的控制輸入可連接到緩沖器輸出。每個壓控振蕩器的輸出可連接到對應的復用器輸入之一。復用器可調節為將所需的其輸入之一連接到其輸出，因此選擇哪個壓控振蕩器用于操作鎖相環。

斷電晶體管可用于禁用不用的壓控振蕩器以節約功率。斷電晶體管和復用器可被來自可編程元件的靜態控制信號控制。

壓控振蕩器中的一個或多個可使用單獨的集成電路實現。單獨的集成電路可用穿透芯片的通孔(through-chip?via)也稱為穿透硅的通孔(through-silicon?via)(TSV)連接到鎖相環電路的其余部分在其中實現的集成電路。

通過附圖和優選實施例的下列詳細說明，本發明的其他特征、本質和各種優點將更明顯。

附圖說明

圖1所示為常規鎖相環。

圖2所示為包含多個鎖相環的常規集成電路。

圖3所示為根據本發明的一個實施例，包含可配置壓控振蕩器電路的集成電路。

圖4所示為根據本發明的一個實施例，包含可配置壓控振蕩器電路的鎖相環。

圖5所示為根據本發明的一個實施例，可用于向圖4所示類型的鎖相環中的多個并聯的壓控振蕩器饋送控制信號的示例緩沖器。

圖6所示為根據本發明的一個實施例，可用于將所需的壓控振蕩器切換到在鎖相環中使用的示例復用器。

圖7所示為根據本發明的一個實施例的示例系統，其中使用外部集成電路提供用于可調鎖相環的一個或多個壓控振蕩器。

圖8所示為根據本發明的一個實施例，圖7所示類型的示例系統的截面側視圖。

具體實施方式