[發明專利]時間至數字轉換器與其方法

有效

• 申請號: 200910142005.7
• 申請日: 2009-05-27
• 公開（公告）號: CN101594149A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 謝鴻元
• 申請（專利權）人: 瑞昱半導體股份有限公司
• 主分類號: H03M1/50
• 分類號: H03M1/50
• 代理公司: 北京市柳沈律師事務所
• 代理人: 史新宏

1.一種時間至數字轉換器，包含有：

第一多相位時鐘產生器，用以接收第一輸入時鐘，且用以依據該第一輸 入時鐘以產生第一組多相位時鐘；

第二多相位時鐘產生器，用以接收第二輸入時鐘，且用以依據該第二輸 入時鐘以產生第二組多相位時鐘；以及

時間至數字轉換核心器，用以接收該第一組多相位時鐘與該第二組多相 位時鐘，以產生數字輸出數值，且該數字輸出數值對應于該第一輸入時鐘與 第二輸入時鐘的時間差值。

2.根據權利要求1所述的時間至數字轉換器，其中，該第一多相位時鐘 產生器為環型延遲鏈。

3.根據權利要求2所述的時間至數字轉換器，其中，該環型延遲鏈包含 有多個延遲單元，且每一延遲單元具有一延遲時間Δ。

4.根據權利要求3所述的時間至數字轉換器，其中，該第二多相位時鐘 產生器包括有相位內插器，其中該第二組多相位時鐘是由該相位內插器將該 第二輸入時鐘與一預設時鐘進行內插而產生。

5.根據權利要求4所述的時間至數字轉換器，其中該預設時鐘為該第二 輸入時鐘延遲該延遲時間Δ的延遲版本。

6.根據權利要求1所述的時間至數字轉換器，其中該時間至數字轉換核 心器利用該第二組多相位時鐘取樣該第一組多相位時鐘的每一時鐘。

7.根據權利要求2所述的時間至數字轉換器，其中該環型延遲鏈包含有 多個延遲單元，其中該多個延遲單元中的第一延遲單元用以接收由另一個延 遲單元循環反饋的時鐘輸出。

8.根據權利要求7所述的時間至數字轉換器，其中該時間至數字轉換核 心器包含計數器，用以計數第一輸入時鐘的脈沖通過的延遲鏈的的次數，其 中該延遲鏈包含有多個延遲單元。

9.根據權利要求7所述的時間至數字轉換器，其中時間至數字轉換核心 器還包含窄脈沖檢測邏輯器，用以決定該第一輸入時鐘與該第二輸入時鐘的 時間差值的計數中是否包括最后一次循環的時鐘輸出。

10.根據權利要求9所述的時間至數字轉換器，是用以產生第一輸入時 鐘的多數個樣本，其中，該些樣本的取樣次數等于該第一組多相位時鐘的時 鐘數目乘以該第二組多相位時鐘的時鐘數目。

11.根據權利要求1所述的時間至數字轉換器，其中該第一組多相位時 鐘中連續時鐘的每兩相鄰時鐘間隔為一延遲時間Δ。

12.根據權利要求11所述的時間至數字轉換器，其中該第二組多相位時 鐘中連續時鐘的每兩相鄰時鐘間隔為一延遲時間，該延遲時間等于該延遲時 間Δ除以該第二組多相位時鐘的時鐘數目。

13.根據權利要求1所述的時間至數字轉換器，其中，該第二多相位時 鐘產生器為相位內插器，該第二組多相位時鐘是由該相位內插器將該第二輸 入時鐘與一預設時鐘進行內插而產生。

14.根據權利要求13所述的時間至數字轉換器，其中該預設時鐘為該第 二輸入時鐘延遲一延遲時間Δ的延遲版本。

15.一種用以決定第一輸入時鐘與第二輸入時鐘間的時間差的方法，包 含有：

接收第一輸入時鐘，以產生第一組多相位時鐘；

接收第二輸入時鐘，以產生第二組多相位時鐘；以及

利用時間至數字轉換核心器依據該第一組多相位時鐘與該第二組多相位 時鐘以產生數字值；其中該數字值表示該第一輸入時鐘與該第二輸入時鐘間 的時間差值。

16.根據權利要求15所述的方法，其中產生該第二組多相位時鐘的步驟 包括有：

將該第二輸入時鐘與一預設時鐘進行相位內插，以產生該第二組多相位 時鐘。

17.根據權利要求16所述的方法，其中該預設時鐘為該第二輸入時鐘的 延遲版本。