[發明專利]移位寄存裝置

無效

• 申請號: 200910140432.1
• 申請日: 2009-05-08
• 公開（公告）號: CN101882470A
• 公開（公告）日: 2010-11-10
• 發明（設計）人: 蕭兆志;陳炎伯
• 申請（專利權）人: 聯詠科技股份有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G09G3/36
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發明涉及一種平面顯示器的驅動裝置，且尤其涉及一種液晶顯示器的移位寄存裝置。

背景技術

近年來，隨著半導體科技的蓬勃發展，攜帶型電子產品及平面顯示器產品也隨之興起。而在眾多平面顯示器的類型當中，液晶顯示器(Liquid?Crystal?Display，LCD)基于其低電壓操作、無輻射線散射、重量輕以及體積小等多項優點，已成為顯示器產品的主流。

傳統上，用以開啟液晶顯示面板內各列像素的有源元件，且制作在Y側控制板(Y-Board，即印刷電路板)上的柵極驅動器(gate?driver)主要由多級移位寄存器(shift?register)彼此串接所構成。一般而言，每一級移位寄存器是利用互補式金氧半導體(以下簡稱為CMOS)D型觸發器(flip-flop)來實現的。

然而，眾所周知的是，每一級CMOS?D型觸發器都需要大量的數字邏輯元件(digital?logic?element)，例如：與非門(NAND?gate)、非門(NOT?gate)、傳輸門(transmission?gate)等。如此一來，當液晶顯示面板的分辨率(resolution)越高時，制作在Y側控制板上的柵極驅動器會占據/耗費越大的布局面積，從而增加生產成本。

發明內容

本發明提供一種移位寄存裝置，其每一級移位寄存器僅需由少數幾個有源元件和無源元件構成即可，由此來大幅度地降低所需占據/耗費的布局面積。

本發明提供一種移位寄存裝置，其包括有多級串接在一起的移位寄存器。每一級移位寄存器都具有第一輸入端與輸出端，其中第i級移位寄存器的輸出端連接至第(i+1)級移位寄存器的第一輸入端，且i為正整數。

在本發明的一實施例中，第i級移位寄存器包括第一晶體管至第四晶體管以及電容。其中，第一晶體管的柵極用于接收第一時鐘脈沖信號，而第一晶體管的第一漏/源極則用于接收一第一電壓。第二晶體管的柵極用于作為第i級移位寄存器的第一輸入端，且連接第(i-1)級移位寄存器的輸出端，第二晶體管的第一漏/源極連接第一晶體管的第二漏/源極，而第二晶體管的第二漏/源極則連接至一第二電壓。

電容的第一端連接第一晶體管的第二漏/源極，而電容的第二端則連接至所述第二電壓。第三晶體管的柵極連接電容的第一端，第三晶體管的第一漏/源極用于接收第二時鐘脈沖信號，而第三晶體管的第二漏/源極則用于作為第i級移位寄存器的輸出端。第四晶體管的柵極連接第三晶體管的柵極，第四晶體管的第一漏/源極連接第三晶體管的第二漏/源極，而第四晶體管的第二漏/源極則連接至所述第二電壓。

在本發明的一實施例中，第一與第三晶體管為第一型晶體管，而第二與第四晶體管為第二型晶體管。

在本發明的一實施例中，所述第一時鐘脈沖信號的周期至少為所述第二時鐘脈沖信號的周期的兩倍。

本發明另提供一種具有上述移位寄存裝置的柵極驅動器，以及具有此柵極驅動器的液晶顯示器。

基于上述，本發明的移位寄存裝置內的每一級移位寄存器僅需由少數幾個有源元件和無源元件(即P、N型晶體管與電容)構成即可，甚至在某些條件下并不需要利用無源元件(之后再詳加介紹)，且更不需利用傳統的數字邏輯元件。因此，本發明的每一級移位寄存器相比較于傳統的CMOS?D型觸發器所構成的移位寄存器而言，其所需占據/耗費的布局面積相對較小，從而可以達到降低生產成本的目的。

應了解的是，上述一般描述及以下具體實施方式僅作為例示性及闡釋性的描述，其并不能限制本發明所欲保護的范圍。

附圖說明

圖1為本發明一實施例的液晶顯示器100的結構示意圖；

圖2為本發明第一實施例的移位寄存裝置201的示意圖；

圖3為本發明第一實施例的移位寄存器SR_j的內部電路圖；

圖4為本發明第一實施例的移位寄存器SR_j的操作時序圖；

圖5為本發明第二實施例的移位寄存裝置501的示意圖；

圖6為本發明第二實施例的移位寄存器SR_j’的內部電路圖；

圖7為本發明第三實施例的移位寄存裝置701的示意圖；

圖8為本發明第三實施例的移位寄存器SR_j”的內部電路圖；

圖9為本發明第四實施例的移位寄存裝置901的示意圖；

圖10為本發明第四實施例的移位寄存器SR_j”’的內部電路圖；