[發(fā)明專利]多管芯集成電路器件和方法

有效

• 申請(qǐng)?zhí)枺?/td>: 200910139648.6
• 申請(qǐng)日: 2009-06-30
• 公開（公告）號(hào): CN101621055A
• 公開（公告）日: 2010-01-06
• 發(fā)明（設(shè)計(jì)）人: D·索馬謝卡爾;T·卡爾尼克;J·徐;Y·葉
• 申請(qǐng)（專利權(quán)）人: 英特爾公司
• 主分類號(hào): H01L25/00
• 分類號(hào): H01L25/00;H01L23/52;H01L23/482
• 代理公司: 永新專利商標(biāo)代理有限公司
• 代理人: 陳松濤;王 英

背景技術(shù)

如圖1所示，可以將兩個(gè)(或多個(gè))管芯疊置在通常稱為三維集成電 路封裝的結(jié)構(gòu)中，以提供第一管芯(例如處理器)105和第二管芯(例如存 儲(chǔ)器)107之間的密集互連(例如3000個(gè)或更多互連)，這提供了管芯之間 的提高的帶寬。不過，為了向管芯(尤其是上方的第一管芯)提供信號(hào)和 電源線，可以采用向上穿過第二(下方)管芯的穿硅通孔(TSV)109。

在一些實(shí)施例中，第一(上方)管芯為處理器，而第二(下方)管芯 包括密集存儲(chǔ)器件。下方管芯上的凸點(diǎn)連接到封裝襯底，封裝襯底將封裝 耦合到諸如母板的外部連接。圖2A為存儲(chǔ)器管芯107的示范性高階布局圖。 將存儲(chǔ)器布置成個(gè)體的存儲(chǔ)體(存儲(chǔ)體205)。存儲(chǔ)器管芯還包括外圍I/O 電路塊以及中間的邏輯、時(shí)鐘和定時(shí)電路塊。從存儲(chǔ)器管芯的背側(cè)處理穿 硅通孔，并且所述穿硅通孔著落在例如與上方(處理器)管芯之間的界面 處預(yù)先分配的接觸焊盤上。

圖2B示出了一種為著落于整個(gè)存儲(chǔ)器管芯上的TSV定位接觸焊盤的可 能方式。令人遺憾的是，如圖所示，TSV穿過存儲(chǔ)體區(qū)段并結(jié)束于各種不對(duì) 稱或不規(guī)則的位置。因此，希望有改進(jìn)的方案。

附圖說明

在附圖中以舉例方式而非限制方式例示了本發(fā)明的實(shí)施例，在附圖中 類似的附圖標(biāo)記表示類似的元件。

圖1是具有兩個(gè)管芯的常規(guī)三維集成電路(IC)封裝的透視截面圖。

圖2A是用于圖1的IC的存儲(chǔ)器管芯中的存儲(chǔ)體的布局圖。

圖2B示出了圖2A的布局圖，示出了將信號(hào)耦合到IC封裝中的兩個(gè)管 芯的穿硅通孔(TSV)的位置。

圖3是根據(jù)一些實(shí)施例的具有TSV的存儲(chǔ)器管芯的布局圖。

圖4A是根據(jù)另一些實(shí)施例的具有TSV的存儲(chǔ)器管芯的布局圖。

圖4B是根據(jù)一些實(shí)施例的具有如圖4A所示的第一管芯和第二存儲(chǔ)器 管芯的IC封裝的側(cè)視圖。

具體實(shí)施方式

圖3示出了具有存儲(chǔ)器區(qū)段205和TSV的存儲(chǔ)器管芯(芯片)的一些 實(shí)施例的布局。存儲(chǔ)器區(qū)段(陣列)設(shè)置于TSV周圍。相對(duì)于之前討論的 實(shí)施例，如圖所示，減小了存儲(chǔ)體的尺寸，并將TSV(或通孔)設(shè)置于空白 空間內(nèi)。這種方式的一個(gè)優(yōu)點(diǎn)是節(jié)省了邏輯、時(shí)鐘和定時(shí)電路(也分布在 空間中但該圖中未示出)的空間。

不過，在一些情況下，即使正在設(shè)計(jì)封裝配置的時(shí)候，電路(例如存 儲(chǔ)器)的設(shè)計(jì)也可能演變，因此希望TSV設(shè)置的規(guī)格同時(shí)改變。例如，在 3D疊置體中，一個(gè)管芯上的TSV規(guī)格可能由規(guī)格也可能變化的其他管芯支 配。這意味著存儲(chǔ)體，尤其是存儲(chǔ)單元陣列，可能需要在其區(qū)域之內(nèi)容納 TSV。令人遺憾的是，存儲(chǔ)器一般被設(shè)計(jì)成密集的。因此，不能輕易連累到 存儲(chǔ)器的布置，例如在要移動(dòng)TSV的位置時(shí)，這可能是侵入性(intrusive) 的，有時(shí)是對(duì)存儲(chǔ)器陣列設(shè)計(jì)的干擾。

圖4A和4B示出了用于在多管芯IC疊置體中實(shí)現(xiàn)TSV的另一種方式。 圖4A是根據(jù)一些實(shí)施例的具有TSV的存儲(chǔ)器管芯的布局圖，圖4B示出了 IC封裝的側(cè)視圖。(注意，對(duì)于本公開內(nèi)容中的所有附圖而言，存儲(chǔ)體和 TSV不是按比例繪制的。實(shí)際的TSV著落區(qū)域通常小于圖示。)如圖所示， 將存儲(chǔ)體405(該圖中示出了十二個(gè)存儲(chǔ)體)分成間隔開的區(qū)段417。對(duì)于 如圖所示設(shè)置的存儲(chǔ)體而言，區(qū)段之間的空間排列形成軌跡419(為了簡(jiǎn)潔 起見未示出所有軌跡)以包含TSV。在圖示的實(shí)施例中，軌跡419彼此間隔 且平行排列(沿著X軸)。(注意，如本文所使用的，術(shù)語“軌跡”用于描 述例如縱向形狀的空間，例如細(xì)長(zhǎng)的矩形。該術(shù)語未必指代任何物理結(jié)構(gòu)。)

利用這種設(shè)置，可以在軌跡中的任何地方容納TSV。亦即，它們可以象 征性地在軌跡之內(nèi)“滑動(dòng)”，使得設(shè)計(jì)人員有橫向移動(dòng)通孔的更大靈活性， 即使在稍后的IC封裝開發(fā)階段期間也是如此。(從設(shè)計(jì)的角度來看，TSV是 “可滑動(dòng)的”，但一旦制造之后它們實(shí)際上不移動(dòng)。)這意味著也可以在任 何位置沿其“軌跡”移動(dòng)存儲(chǔ)體區(qū)段417，而不會(huì)顯著影響到三維工藝開發(fā) 或TSV定位規(guī)格的變化。