[發明專利]處理器中的有效并行浮點異常處理

有效

• 申請號: 200910139647.1
• 申請日: 2009-06-30
• 公開（公告）號: CN101620589A
• 公開（公告）日: 2010-01-06
• 發明（設計）人: Z·斯佩貝爾;S·芬克爾斯坦;G·普里布什;A·格拉德斯坦;G·貝爾;T·龐斯
• 申請（專利權）人: 英特爾公司
• 主分類號: G06F15/80
• 分類號: G06F15/80;G06F7/57;G06F9/38
• 代理公司: 永新專利商標代理有限公司
• 代理人: 趙騰飛;王 英

1.一種用于處理執行單指令多數據SIMD指令的處理器中的浮點異常 的方法，所述方法包括：

識別SIMD浮點運算的數值異常；

啟動第一SIMD微操作，以便為所述SIMD浮點運算產生第一分組局 部結果；

啟動第二SIMD微操作，以便為所述SIMD浮點運算產生第二分組局 部結果，其中，一組一個或多個分組源操作數以其原始表示寬度進行存儲， 其中，該組一個或多個分組源操作數用于為所述SIMD浮點運算產生所述 第一分組局部結果和所述第二分組局部結果；

啟動SIMD反規格化微操作，以便合并所述第一分組局部結果和所述 第二分組局部結果，并且對所合并的第一和第二分組局部結果中的第一元 素執行反規格化，以便產生具有非規格化元素的第三分組結果；

為所述SIMD浮點運算存儲所述第三分組結果；以及

設定用于標識在所述第一分組局部結果中的、所述第三分組結果的所 述非規格化元素的標志。

2.如權利要求1所述的方法，還包括：

為所述SIMD浮點運算啟動對于所述第一分組局部結果的SIMD規格 化微操作。

3.如權利要求1所述的方法，還包括：

如果要由SIMD浮點乘法器至少部分地執行所述SIMD浮點運算，就 啟動SIMD規格化微操作。

4.如權利要求3所述的方法，其中，所述SIMD規格化微操作將第二 元素規格化為所述SIMD浮點運算的分組操作數的偽內部浮點表示，所述 第二元素對應于所述SIMD浮點運算的所述分組操作數中的非規格化元素，

其中，在非規格化元素的偽內部浮點表示中，尾數被規格化，并且指 數被存儲為使得能夠被恢復為所述非規格化元素的實際內部浮點表示的更 寬指數。

5.如權利要求4所述的方法，其中，將一標志與所述SIMD浮點運算 的分組操作數的所述偽內部浮點表示一起進行存儲，該標志用于將所述第 二元素標識為對應于所述非規格化元素。

6.一種用于處理執行單指令多數據SIMD指令的處理器中的浮點異常 的裝置，所述裝置包括：

用于識別SIMD浮點運算的數值異常的模塊；

用于啟動第一SIMD微操作，以便為所述SIMD浮點運算產生第一分 組局部結果的模塊；

用于啟動第二SIMD微操作，以便為所述SIMD浮點運算產生第二分 組局部結果的模塊，其中，一組一個或多個分組源操作數以其原始表示寬 度進行存儲，其中，該組一個或多個分組源操作數用于為所述SIMD浮點 運算產生所述第一分組局部結果和所述第二分組局部結果；

用于啟動SIMD反規格化微操作，以便合并所述第一分組局部結果和 所述第二分組局部結果，并且對所合并的第一和第二分組局部結果中的第 一元素執行反規格化，以便產生具有非規格化元素的第三分組結果的模塊；

用于為所述SIMD浮點運算存儲所述第三分組結果的模塊；以及

用于設定用于標識在所述第一分組局部結果中的、所述第三分組結果 的所述非規格化元素的標志的模塊。

7.如權利要求6所述的裝置，還包括：

用于為所述SIMD浮點運算啟動對于所述第一分組局部結果的SIMD 規格化微操作的模塊。

8.如權利要求6所述的裝置，還包括：

用于如果要由SIMD浮點乘法器至少部分地執行所述SIMD浮點運算， 就啟動SIMD規格化微操作的模塊。

9.如權利要求8所述的裝置，其中，所述SIMD規格化微操作將第二 元素規格化為所述SIMD浮點運算的分組操作數的偽內部浮點表示，所述 第二元素對應于所述SIMD浮點運算的所述分組操作數中的非規格化元素，

其中，在非規格化元素的偽內部浮點表示中，尾數被規格化，并且指 數被存儲為使得能夠被恢復為所述非規格化元素的實際內部浮點表示的更 寬指數。