[發明專利]用于制造外延半導體晶片的方法

有效

• 申請號: 200910139123.2
• 申請日: 2009-05-07
• 公開（公告）號: CN101575701A
• 公開（公告）日: 2009-11-11
• 發明（設計）人: R·紹爾;C·哈格爾
• 申請（專利權）人: 硅電子股份公司
• 主分類號: C23C16/44
• 分類號: C23C16/44;C30B25/02
• 代理公司: 永新專利商標代理有限公司
• 代理人: 過曉東

技術領域

本發明涉及用于制造具有通過化學氣相沉積(CVD)涂布的正面的 半導體晶片的方法。

背景技術

在化學氣相沉積中，尤其是在已拋光的半導體晶片上沉積外延層時， 特別是可能產生兩種現象，它們已知為術語“自動摻雜”和“光暈(halo)”。

在“自動摻雜”時，摻雜劑從半導體晶片的背面經由氣相進入沉積 氣體中，該沉積氣體被引導至半導體晶片的正面上方。摻雜劑接著主要 在半導體晶片正面的邊緣區域內被引入外延層中，并由此導致外延層電 阻率非期望的或多或少明顯的徑向波動。

“光暈”是指散射光效應，其是由半導體晶片背面上的散射光線的 結構產生的，并且在用準直光束照射半導體晶片背面時變得可見。該結 構標記半導體晶片背面的表面上的過渡部分，在此具有本征氧化物層的 區域與不存在或者不再存在該氧化物層的區域相鄰接。若在真正的外延 沉積之前于氫氣氛中預處理(預焙“pre-bake”)期間不完全地去除本征 氧化物層，則產生該過渡部分。用于量化該效應的一種可能性在于，散 射光測量模糊現象(渾濁，不透明)，例如利用KLA?Tencor公司的SP1 型光散射測量裝置，在所謂的DNN(“暗場窄法向，DarkField?Narrow Normal”)或DWN(“暗場寬法向，DarkField?Wide?Normal”)通道中。

為了避免“自動摻雜”的問題，US?6,129,047建議在支撐半導體晶 片的基座凹坑(“pocket”)的底部設置狹縫，該狹縫設置在底部的外邊緣。 從半導體晶片的背面擴散出的摻雜劑可以被吹掃氣從該反應器去除，該 吹掃氣通過基座中的狹縫引導至晶片背面上，而不會預先到達半導體晶 片的正面。

根據US?6,596,095?B2，為了相同的目的，在基座的整個底部存在小 孔。在此也通過引導吹掃氣經過而運走由半導體晶片背面擴散出的摻雜 劑。這些措施對于避免形成“光暈”也是有效的，因為這些措施促進本 征氧化物層的去除，在消除本征氧化物時產生的氣態反應產物同樣通過 底部中的孔及流過的吹掃氣運出。

DE?103?28?842公開了一種具有孔隙率至少為15％且密度為0.5至 1.5g/cm³的透氣性結構的基座。通過使用該多孔基座，在消除本征氧化 物層時于預處理期間形成的氣態反應產物以及由待涂布的半導體晶片擴 散出的摻雜劑可以通過基座的孔漏出至基座的背面，被吹掃氣流吸收， 并從反應器排出。使用所述基座還避免了在具有孔的基座的情況下于半 導體晶片背面上產生的非期望的納米形貌效應。基座中的孔影響待涂布 的半導體晶片的正面和背面上的溫度場，這導致局部不同的沉積速率， 并最終導致所述的納米形貌效應。術語“納米形貌”是指在0.5mm至 10mm的橫向區域上測得的納米范圍內的高度起伏。

半導體晶片外延涂布時的另一個問題是在經外延涂布的半導體晶片 內會導致位錯和滑移的應力。

還已知許多用于識別半導體晶片內的滑移的方法：一方面在準直光 線下通過視覺觀察，利用用于觀察半導體晶片表面的裝置，或者還利用 適合于測定納米形貌的裝置。

但是，在此方面最靈敏的方法是SIRD(掃描紅外去極化，Scanning Infrared?Depolarization)，因為利用SIRD不僅可以檢測滑移，而且還可 測量光彈應力。用于識別應力場、滑移、滑移線、外延缺陷的SIRD法 是基于誘導光學雙折射，例如US?6,825,487所述。

可以避免經外延涂布的半導體晶片內的熱誘導應力，條件是在半導 體晶片外延涂布時，在氫氣氛中的預處理步驟(焙烤)中，在添加氯化 氫至氫氣氛中(HCl蝕刻)及在真正的涂布步驟中，降低溫度。

但是，更低的涂布溫度導致產生更多非期望的晶體缺陷，如堆垛層 錯或典型的外延缺陷，它們已知為術語“小丘(hillocks)”、“隆起 (mounds)”或“小坑(pits)”。在非常低的溫度下，甚至會發生多晶生 長。另一個缺點是經外延涂布的層的邊緣下降現象(Edge?Roll-off)惡化 以及半導體晶片的局部平坦度的惡化(幾何形狀，SFQR)。此外，隨著 沉積溫度的降低生長速率下降，這使該方法變得更不經濟。

因此，降低預處理溫度和沉積溫度由于與此相關的缺點而是根本無 法接受的。