[發明專利]芯片結構、堆棧芯片封裝構造以及芯片結構的制造方法有效

申請號：	200910138510.4	申請日：	2009-04-24
公開（公告）號：	CN101872750A	公開（公告）日：	2010-10-27
發明（設計）人：	蔡宗岳;賴逸少;黃正維	申請（專利權）人：	日月光半導體制造股份有限公司
主分類號：	H01L23/31	分類號：	H01L23/31;H01L25/00;H01L23/12;H01L23/48;H01L21/78
代理公司：	上海專利商標事務所有限公司 31100	代理人：	陸勍
地址：	中國臺灣高雄市***	國省代碼：	中國臺灣;71
權利要求書：	查看更多	說明書：	查看更多
摘要：
搜索關鍵詞：	芯片結構堆棧封裝構造以及制造方法
鉆瓜網技術展會專利詞庫專利權人專利榜在售專利公布日期熱門專利

【說明書】：

技術領域

本發明有關于一種芯片結構、堆棧芯片封裝構造以及芯片結構的制造方法，更特別有關于一種具有柱腳的芯片結構、使用該具有柱腳的芯片結構所形成的堆棧芯片封裝構造，以及具有柱腳的芯片結構的制造方法。

背景技術

在電子產業中，當相關的產品變得越來越小時，將集成電路封裝構造的體積小型化的需求也變得越來越重要。同時，對新產品來說，高性能與低成本也變得十分重要。

為了將更多個集成電路芯片放置在單一個封裝體內以縮小產品的體積時，可將芯片相互堆棧，并在芯片之間預留空間以供打線用。上述的空間可利用一層厚的有機膠或者是無機材料，例如硅、陶瓷或金屬等所制成的間隙子來形成。然而，不論是經由有機膠或者是無機的間隙子來形成芯片之間的空間，均會增加工藝步驟。

參考圖1，為解決上述問題，美國專利第7,242,101號提出了一種具有柱腳(pedestal)的芯片100，在矩形芯片100的背面112的四個角落，各設置有一個矩形狀的柱腳122，且每一柱腳122的其中兩個側邊分別與芯片100的其中兩個側邊共平面。當上述芯片100堆棧在其它芯片上時，可將其柱腳122設置在下方芯片的主動面上，利用柱腳122在兩芯片之間形成一空間，以供下方芯片打線用。然而，由于供打線用的焊墊(bonding?pad)一般設置在芯片主動面的周緣上，當上述芯片100欲堆棧在與其面積大體上相同的芯片的正上方時，芯片100的柱腳122勢必會位在下方芯片的焊墊上，因而無法對下方芯片進行打線。

有鑒于此，便有需要提出一種芯片結構，以解決上述問題。

發明內容

本發明的目的在于提供一種芯片結構，當其堆棧在另一芯片上時，不須利用間隙子或虛芯片，即能維持兩芯片之間隙。

為達上述目的，本發明的芯片結構，包含有一主動面、一背面以及由背面延伸出的數個柱腳，其中各柱腳與背面的周緣相距一非零的預定距離。

本發明的另一目的在于提供一種堆棧芯片封裝構造。

為達上述目的，本發明的堆棧芯片封裝構造利用前述芯片結構的柱腳，堆棧在另一芯片結構的主動面上，兩芯片結構的主動面并經由焊線來與承載的承載件電性連接。

本發明的又一目的在于提供一種芯片結構的制造方法。

為達上述目的，本發明的芯片結構的制造方法在晶圓的背面上沿著縱向切割道與橫向切割道分別界定有第一縱向區域與第一橫向區域，其中第一縱向區域與第一橫向區域的寬度分別大于縱向切割道與橫向切割道的寬度。在兩相鄰的第一縱向區域與兩相鄰的第一橫向區域之間，界定有一矩形的第二區域，而在每一第二區域的四個角落上，各界定有一第三區域。接著，以一個雙切割刀沿著縱向與橫向切割道對晶圓的背面進行切割，使得晶圓背面的第一縱向區域與第一橫向區域內形成有第一凹部，且晶圓被雙切割刀單體化成數個芯片結構。另外，再以切割或蝕刻的方式在除了第三區域以外的第二區域內形成第二凹部，以使得第三區域相對于芯片結構的其它部分較為突出，以形成上述芯片結構的柱腳。

由于本發明的芯片結構的柱腳與背面的周緣相距一非零的預定距離，因此當本發明的芯片結構堆棧于另一芯片結構時，上方芯片結構的柱腳并不會壓損設在下方芯片結構的主動面周緣上的焊墊。

為了讓本發明的上述和其它目的、特征、和優點能更明顯，下文特舉本發明實施例，并配合附圖，作詳細說明如下。

附圖說明

圖1：為習知具有柱腳的芯片的立體圖。

圖2a：為本發明的具有柱腳的芯片結構的立體圖。

圖2b：為本發明的具有柱腳的芯片結構的剖面圖。

圖2c：為本發明的具有柱腳的芯片結構的底視圖。

圖3：為本發明的堆棧芯片封裝構造的剖面圖。

圖4a至4d：顯示本發明的芯片結構的制造方法，其中圖4a為一晶圓黏貼于一膠帶的上視圖，圖4b為圖4a的剖面圖。

主要組件符號說明：

100????芯片????????????????112????背面

122????柱腳????????????????200????芯片結構