[發明專利]地址信號傳輸方法及存儲器系統

有效

• 申請號: 200910138195.5
• 申請日: 2009-05-08
• 公開（公告）號: CN101882468A
• 公開（公告）日: 2010-11-10
• 發明（設計）人: 林永豐;張坤龍
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/08
• 分類號: G11C16/08;G06F13/16
• 代理公司: 中科專利商標代理有限責任公司 11021
• 代理人: 周國城

技術領域

本發明是有關于一種地址信號傳輸方法，且特別是有關于一種應用于串行式閃存(Serial?flash)的地址信號傳輸方法。

背景技術

在現有的技術中，串行式閃存(Serial?Flash)技術已存在，并被廣泛地應用在各種電子產品中。一般來說，串行式閃存經由其輸出輸入接腳(Pin)序列地接收存取指令及地址信號，并收送存取數據。

一般來說，串行式閃存經由頻率信號接腳、芯片選擇接腳、輸入接腳及輸出接腳來分別接收頻率信號、接收芯片選擇信號、接收存取控制指令與地址信號及輸出存取數據。以串行式閃存的讀取操作為例，芯片選擇接腳接收的芯片選擇信號CS持續地為低信號電平，頻率信號接腳接收頻率信號SCLK，而讀取串行數據包括以頻率信號SCLK為基準(Clock?Based)的8位(Bit)控制指令、24位地址信號及若干筆以8位讀取數據，如圖1所示。其中在接收到地址信號后的6個緩沖周期(Dummy?Cycle)中，閃存根據地址信號指示的起始地址對閃存的存儲器陣列進行讀取操作。如此，以在n個緩沖周期后提供多筆以8位為單位的讀取數據。

然而在上述例子中，閃存需在6個緩沖周期內完成致能字線(WordLine)電壓、位線(Bit?Line)電壓及感測對應的存儲區塊儲存的數據等讀取操作。一般來說，過短的讀取時間會導致讀取結果容易發生錯誤。因此，如何在現有的通訊協議下爭取更多的數據讀取時間為業界不斷致力的方向之一。

發明內容

本發明是有關于一種存儲器系統，其是應用多個輸出輸入接腳來接收地址數據。本發明相關的存儲器系統更根據存儲器的存儲容量來利用地址信號中若干閑置最高位位(Most?Significant?Bit，MSB)來傳輸地址信號中最低位位(Least?Significant?Bit，LSB)中部份的位。如此，相較于傳統閃存，本發明相關的存儲器系統可有效地爭取更多的數據讀取時間。

根據本發明的一方面，提出一種地址信號傳輸方法，用以傳輸地址信號至存儲器，地址信號被分為一原始最高位位(Most?Significant?Bit，MSB)群及一最低位位(Lest?Significant?Bit，LSB)群。地址信號傳輸方法包括下列步驟。首先傳輸一MSB群，此MSB群包括一部份的此原始MSB群及一部份的此LSB群。之后傳輸此LSB群。

根據本發明的另一方面，提出一種存儲器系統，包括存儲器及主機端電路。主機端電路根據存儲器的存儲器容量，決定一筆地址信號的一閑置MSB群及一正常位群。主機端電路根據此筆地址信號的一取代位群取代此地址信號中的此閑置MSB群，以于第一傳輸期間中輸出此取代位群至存儲器，并于第二傳輸期間中輸出此正常位群至存儲器。其中此取代位群對應至此正常位中傳輸次序最后的位群。

根據本發明的再一方面，提出一種地址信號傳輸方法，用以傳輸地址信號至存儲器，地址信號傳輸方法包括下列步驟。首先根據存儲器的存儲器容量決定地址信號的一閑置MSB群及一正常位群。接著根據此筆地址信號的一取代位群取代地址信號中的此閑置MSB群，其中此取代位群對應至此正常位群中傳輸次序最后的位群。然后于第一傳輸期間中輸出此取代位群至存儲器。之后于第二傳輸期間中輸出此正常位群至存儲器。

為讓本發明的上述內容能更明顯易懂，下文特舉一較佳實施例，并配合所附圖式，作詳細說明如下。

附圖說明

圖1繪示傳統串行式閃存的讀取序列信號的時序圖。

圖2繪示依照本發明實施例的存儲器系統的方塊圖。

圖3繪示乃圖2的存儲器12的詳細方塊圖。

圖4繪示乃存儲器12的存儲器陣列24的示意圖。

圖5繪示存儲器12的接腳電路的傳輸信號時序圖。

圖6繪示存儲器12的接腳電路的另一傳輸信號時序圖。

圖7繪示存儲器12的接腳電路的再一傳輸信號時序圖。

圖8繪示存儲器12的接腳電路的再一傳輸信號時序圖。

【主要元件符號說明】

1：存儲器系統

12：存儲器

14：主機端電路

IF：界面

P_SI/SIO0、P_SO/SIO1、P_WP#/SIO2、P_HOLD#/SIP3：輸出輸入接腳

P_CS#：芯片選擇信號接腳

P_SCLK：頻率信號接腳

20：地址信號產生器

22：X譯碼器

24：存儲器陣列

26：存儲器頁緩沖器

28：Y譯碼器

30：感測電路

32：輸出緩沖器

38：數據緩存器