[發明專利]基板處理方法及基板處理裝置

有效

• 申請號: 200910136936.6
• 申請日: 2009-04-28
• 公開（公告）號: CN101620993A
• 公開（公告）日: 2010-01-06
• 發明（設計）人: 森谷敦;井之口泰啟;國井泰夫
• 申請（專利權）人: 株式會社日立國際電氣
• 主分類號: H01L21/205
• 分類號: H01L21/205;H01L21/324;H01L21/00;C23C16/44
• 代理公司: 北京市金杜律師事務所
• 代理人: 陳 偉

技術領域

本發明涉及在表面的至少一部分上具有絕緣層且在硅表面露出的單晶的基板上成膜有非晶質的硅膜的基板處理方法及基板處理裝置。

背景技術

公知一種在表面的至少一部分上具有絕緣層且在硅表面露出的單晶的基板上成膜有非晶質的硅膜的基板處理法及基板處理裝置。

但是，在以往的基板處理方法及基板處理裝置中，例如在以低溫成膜硅膜的情況下，會產生成膜速度變慢的問題，并且在使用反應性高的氣體成膜硅膜的情況下，會產生膜厚變得不均勻的問題。

即，在以往的技術中，作為基板處理，在例如使用橫向固相外延生長法的情況下，在a-Si(無定形硅)和絕緣膜之間的界面上容易形成微細結晶粒，若形成微細結晶粒，則在為使Si單晶化而進行熱處理時，微細結晶粒生長，存在妨礙單晶化的問題。

在此，為了抑制微細結晶粒的生長，以低溫成膜a-Si即可。例如，在使用SiH₄的CVD法的情況下，600℃為a-Si和Poly-Si(多晶硅Poly?silicon)的邊界溫度，由于在580℃以下幾乎都成為a-Si，所以在使用SiH₄的CVD法的情況下，以580℃以下的溫度成膜即可。

但是，在以低溫進行處理的情況下，會產生成膜速度變慢的問題。例如，在使成膜壓力為80Pa，處理溫度為580℃的條件下，a-Si的成膜速度約為6(nm/min)，而在使處理溫度為530℃的情況下，a-Si的成膜速度降低到約為2(nm/min)。

在此，為了抑制伴隨著使處理溫度降低的成膜速度的降低，使用反應性高且成膜速度高的氣體即例如Si₂H₆等即可。作為處理氣體，如果使用Si₂H₆，在使成膜壓力為25Pa的情況下，即便使處理溫度降低到500℃，也能夠使成膜速度約為3(nm/min)。

但是，作為處理氣體，在使用反應性高的氣體的情況下，會產生膜厚均勻性變差的問題。例如，在使用SiH₄作為處理氣體，并使處理溫度為530℃，從而在φ200mm的基板(晶片)上進行成膜的情況下，能夠使膜厚面內均勻性為±1％以下。對此，在使用反應性高的Si₂H₆作為處理氣體，并使處理溫度為500℃，從而在φ200mm的基板上進行成膜的情況下，膜厚面內均勻性惡化，超過±5％。

如上所述，在以往的基板處理方法及基板處理裝置中，不能進行即能確保成膜速度又能使膜厚面內均勻性良好的基板處理。

發明內容

本發明的目的在于提供能夠確保成膜速度且膜厚難以變得不均勻的基板處理方法及基板處理裝置。更具體地，本發明的目的在于提供例如能夠抑制a-Si的絕緣膜界面的微結晶粒的形成、不使成膜速度減慢、且能夠確保膜厚均勻性的基板處理方法及基板處理裝置。

本發明的基板處理方法，在表面的至少一部分上具有絕緣膜，且在硅表面露出的單晶硅基板上成膜非晶質硅膜，包括：將多個基板送入處理室內并積層收容的第一工序；至少對所述基板進行加熱并供給第一氣體，從而成膜所期望的厚度的第一非晶質硅膜的第二工序；至少對所述基板進行加熱并供給與所述第一氣體不同的第二氣體，從而成膜所期望的厚度的第二非晶質硅膜的第三工序，所述第一氣體是比所述第二氣體高級次的氣體。

發明效果

根據本發明，能夠提供確保成膜速度且膜厚難以變得不均勻的基板處理裝置及基板處理裝置。更具體地，本發明的目的在于提供例如能夠抑制a-Si的絕緣膜界面的微結晶粒的形成、不使成膜速度減慢、且能夠確保膜厚均勻性的基板處理方法及基板處理裝置。

附圖說明

圖1是表示本發明的實施方式的基板處理裝置的剖視圖。

圖2是表示由本發明的實施方式的基板處理裝置所進行的基板處理的工序的圖。

圖3是表示由本發明的實施方式的基板處理裝置所進行的，通過橫向固相外延生長法進行的三維LSI過程的制造工序的圖。

附圖標記說明

10基板處理裝置

201處理室

240控制器

300Si基板

302絕緣膜

304a-Si膜

306開口部

308單晶層

320電路

具體實施方式

以下，參照附圖說明本發明的實施方式的基板處理方法及基板處理裝置。

圖1表示本發明的實施方式的基板處理裝置10。

基板處理裝置10是進行本發明的實施方式所涉及的基板處理的裝置，構成為縱型的CVD裝置。