[發明專利]用于減小器件性能漂移的啞元圖案設計

有效

• 申請號: 200910136624.5
• 申請日: 2009-05-08
• 公開（公告）號: CN101625997A
• 公開（公告）日: 2010-01-13
• 發明（設計）人: 魯立忠;郭建志;李建毅;楊勝杰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/8234
• 分類號: H01L21/8234;H01L21/20;H01L21/306;H01L27/088
• 代理公司: 北京市德恒律師事務所
• 代理人: 梁 永

1.一種在芯片上形成集成電路結構的方法，該方法包括：

從集成電路結構的設計中提取有源層，其中該有源層包括有源圖案，并在其中該有源圖案包括一個具有第一長度和第一寬度的擴散區；

擴大該有源圖案，形成具有彼此垂直的第一邊緣和第二邊緣的啞元禁止區；

在整個芯片添加應力阻斷啞元擴散區，包括：

添加第一應力阻斷啞元擴散區，其鄰近于并且平行于啞元禁止區的第一邊緣，其中第一應力阻斷啞元擴散區具有不比有源圖案的擴散區的第一長度短的第二長度；以及

添加第二應力阻斷啞元擴散區，其鄰近于并且平行于啞元禁止區的第二邊緣，其中的第二應力阻斷啞元擴散區具有不比有源圖案的擴散區的第一寬度短的第三長度；以及

在整個芯片添加應力阻斷啞元擴散區的步驟之后，在芯片的其余間隙中添加通用啞元擴散區。

2.根據權利要求1的方法，其中第一和第二應力阻斷啞元擴散區的長邊方向彼此垂直。

3.根據權利要求1的方法，其中啞元禁止區進一步包括彼此垂直的??第三邊緣和第四邊緣，在整個芯片添加應力阻斷啞元擴散區的步驟還包括：

添加第三應力阻斷啞元擴散區，其鄰近并且平行于啞元禁止區的第三邊緣，其中第三應力阻斷啞元擴散區具有不比有源圖案第一寬度短的第四長度；以及

添加第四應力阻斷啞元擴散區，其鄰近并且平行于啞元禁止區的第四邊緣，其中的第四應力阻斷啞元擴散區具有不比有源圖案第一寬度短的第五長度。

4.根據權利要求1的方法，在整個芯片添加應力阻斷啞元擴散區的步驟和添加通用啞元擴散區的步驟之間進一步包括一個啞元區清除步驟。

5.根據權利要求1的方法，其中第一應力阻斷啞元擴散區包括平行?于其短邊方向由間距分隔的子區，其中每個間距的寬度小于第二長度的25％，其中進一步包括形成附加應力阻斷啞元擴散區，其鄰近并平行于第一應力阻斷啞元擴散區，其中附加應力阻斷啞元擴散區包括平行于其短邊方向彼此間隔開的附加子區，并在其中附加子區與上述子區不對齊。

6.根據權利要求1的方法，其中有源層進一步包括一個包括有附加擴散區的附加有源圖案，其中該方法還包括：

擴大附加有源圖案從而形成附加啞元禁止區；和

形成毗鄰該附加啞元禁止區的附加應力阻斷啞元擴散區，其中該附加應力阻斷啞元擴散區平行于第一應力阻斷啞元擴散區，并具有與第一應力阻斷啞元擴散區不同的長度。

7.根據權利要求1的方法，其中，在整個芯片上添加應力阻斷啞元擴散區的步驟過程中，應力阻斷啞元擴散區被添加在模擬MOS器件的有源區周圍，并且應力阻斷啞元擴散區不會添加在數字MOS器件的有源區周圍；且其中應力阻斷啞元擴散區只形成在芯片上鄰近所有模擬MOS器件的所有目標擴散區，而其中在臨近芯片上數字MOS器件的所有目標擴散區沒有應力阻斷啞元擴散區形成。

8.一種在芯片上形成集成電路結構的方法，該方法包括：

從集成電路結構的設計中提取有源層，其中有源層包括：

目標擴散區，包括彼此垂直的第一和第二邊緣；和

柵極電極帶，在目標擴散區上并且并行于第一邊緣；

擴大目標擴散區從而形成啞元禁止區，包括：

第三邊緣平行于第一邊緣；和

第四邊緣平行于第二邊緣；和

在整個芯片添加應力阻斷啞元擴散區，包括：

添加第一應力阻斷啞元擴散區，其在啞元禁止區以外并且毗鄰第三邊緣，其中第一應力阻斷啞元擴散區具有的第一縱向尺寸不比第一邊緣的長度短，其中第一縱向尺寸方向對準并平行于第一邊緣；以及

添加第二應力阻斷啞元擴散區，其在啞元禁止區以外并且毗鄰第四邊緣，第二應力阻斷啞元擴散區具有的第二縱向尺寸不比第二?邊緣的長度短，第二縱向尺寸方向對準并平行于第二邊緣。

9.根據權利要求8的方法，其中還包括，在整個芯片添加應力阻斷啞元擴散區的步驟之后，在芯片的其余間隙中添加通用啞元擴散區。

10.根據權利要求8的方法，其中還包括，在整個芯片添加應力阻斷啞元擴散區的步驟和添加通用啞元擴散區的步驟之間，去除應力阻斷啞元擴散區的一部分。