[發明專利]集成電路的封環結構

有效

• 申請號: 200910136291.6
• 申請日: 2009-05-05
• 公開（公告）號: CN101593737A
• 公開（公告）日: 2009-12-02
• 發明（設計）人: 李東興;張添昌;鐘元鴻
• 申請（專利權）人: 聯發科技股份有限公司
• 主分類號: H01L23/31
• 分類號: H01L23/31;H01L23/552
• 代理公司: 北京萬慧達知識產權代理有限公司
• 代理人: 葛 強;張一軍

1.一種集成電路的封環結構，其特征在于，該封環結構包括：

封環，沿著該集成電路的周邊排列，其中，該封環至少包括第一部分和第 二部分，該第二部分位于模擬和/或射頻電路塊的外側，且該第二部分將該模擬 和/或射頻電路塊進行屏蔽，其中，該第二部分的導電環壁包括堆疊的硅層、金 屬層或接觸/通孔層；

P⁺區域，形成于P型襯底中，該P⁺區域位于該第二部分之下；以及

淺溝隔離結構，圍繞該P⁺區域并橫向延伸至該第二部分的導電環壁的該硅 層的底部。

2.如權利要求1所述的封環結構，其特征在于，該封環是非連續的，該第二 部分與該第一部分空間相隔。

3.如權利要求1所述的封環結構，其特征在于，進一步包括位于該封環之外 的連續的外部封環。

4.如權利要求1所述的封環結構，其特征在于，該第二部分的長度等于或大 于該被屏蔽的模擬和/或射頻電路塊的跨度。

5.如權利要求1所述的封環結構，其特征在于，該導電環壁結合該集成電路 的制造而形成。

6.如權利要求1所述的封環結構，其特征在于，在該P⁺區域之下無設置P 井。

7.一種集成電路的封環結構，其特征在于，該封環結構包括：

封環，沿著該集成電路的周邊排列，其中，該封環至少包括第一部分和第 二部分，該第二部分位于模擬和/或射頻電路塊的外側，并將該模擬和/或射頻電 路塊進行屏蔽，其中，該第二部分的導電環壁包括堆疊的硅層、金屬層或接觸/ 通孔層；

深N井，形成于P型襯底中，該深N井位于該第二部分之下；

P⁺區域，位于該深N井之上；以及

淺溝隔離結構，圍繞該P⁺區域并橫向延伸至該第二部分的導電環壁的該硅 層的底部。

8.如權利要求7所述的封環結構，其特征在于，該封環是非連續的，該第二 部分與該第一部分空間相隔。

9.如權利要求7所述的封環結構，其特征在于，進一步包括位于該封環之外 的連續外部封環。

10.如權利要求7所述的封環結構，其特征在于，該第二部分的長度等于或 大于該被屏蔽的模擬和/或射頻電路塊的跨度。

11.如權利要求7所述的封環結構，其特征在于，該深N井具有一個 19000-21000埃的結深。

12.如權利要求7所述的封環結構，其特征在于，該深N井接地或耦接到 供應電壓。

13.如權利要求7所述的封環結構，其特征在于，該導電環壁結合該集成電 路的制造而形成。

14.如權利要求7所述的封環結構，其特征在于，在該P⁺區域之下無設置P 井。