[發(fā)明專利]一種互連系統(tǒng)

在審

• 申請(qǐng)?zhí)枺?/td>: 200910136216.X
• 申請(qǐng)日: 2006-04-17
• 公開（公告）號(hào): CN101872333A
• 公開（公告）日: 2010-10-27
• 發(fā)明（設(shè)計(jì)）人: 喬恩·C.R.·班尼特
• 申請(qǐng)（專利權(quán)）人: 提琴存儲(chǔ)器公司
• 主分類號(hào): G06F13/40
• 分類號(hào): G06F13/40
• 代理公司: 廣州三環(huán)專利代理有限公司 44202
• 代理人: 郝傳鑫

1.一種互連系統(tǒng)，其特征在于，包括：多條信號(hào)線路，每一個(gè)線路可以進(jìn)行傳送或接收數(shù)據(jù)信號(hào)中的至少一個(gè)，該信號(hào)包括一字中的一個(gè)比特，其中，所述數(shù)據(jù)字有第一比特和第二比特，第一比特和第二比特中的每個(gè)均可在兩條信號(hào)線路之間進(jìn)行邏輯交換，以使當(dāng)所述字在信號(hào)線路的遠(yuǎn)端被接收到時(shí)，所述交換可以改變第一比特和第二比特之間的差分時(shí)間延遲。

2.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，所述邏輯交換是在信號(hào)線路的近端完成的。

3.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，所述邏輯交換的排布是在信號(hào)線路的遠(yuǎn)端完成的。

4.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，在遠(yuǎn)端的比特的邏輯排布可被改變，以使和近端的各比特具有相同的邏輯順序。

5.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，所述數(shù)據(jù)包括具有至少兩個(gè)比特的字，其第一比特被指派給第一線路，第二比特被指派給第二線路。

6.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，在數(shù)據(jù)被讀取的第二節(jié)點(diǎn)區(qū)域，所述數(shù)據(jù)的到達(dá)時(shí)間的差可以改變。

7.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，在數(shù)據(jù)被去歪斜的第二節(jié)點(diǎn)區(qū)域，所述數(shù)據(jù)的到達(dá)時(shí)間的差可以改變。

8.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，至少在一個(gè)模塊控制器中，可以配置第一節(jié)點(diǎn)或是第二節(jié)點(diǎn)，使得在第二節(jié)點(diǎn)接收的數(shù)據(jù)與一個(gè)模塊控制器或第一節(jié)點(diǎn)上的輸入數(shù)據(jù)的邏輯順序一樣。

9.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，所述邏輯排布在鏈路的發(fā)送端完成。

10.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，所述邏輯排布在鏈路的接收端完成。

11.如權(quán)利要求1所述的互連系統(tǒng)，其特征在于，所述邏輯排布在介于第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的第三節(jié)點(diǎn)完成。

12.一種互連系統(tǒng)，其特征在于，包括：

多條信號(hào)線路，

主板，具有多個(gè)用于與存儲(chǔ)器模塊接口的連接器，其中，一個(gè)字包括第一比特和第二比特，所述兩個(gè)比特與至少兩條信號(hào)線路相關(guān)，并被邏輯上的指派在每一條信號(hào)線路上，以改變信號(hào)線路的遠(yuǎn)端接收到的比特的差分時(shí)間延遲。

13.一種互連系統(tǒng)，其特征在于，包括：

多個(gè)節(jié)點(diǎn)，所述多個(gè)節(jié)點(diǎn)通過具有線路的鏈路相互連接形成網(wǎng)絡(luò)；

主板，該主板包含多個(gè)連接器，用于與多個(gè)存儲(chǔ)器模塊進(jìn)行接口連接，其中，第一節(jié)點(diǎn)是數(shù)據(jù)源，第二節(jié)點(diǎn)是數(shù)據(jù)目的地，至少有一個(gè)第一節(jié)點(diǎn)或第二節(jié)點(diǎn)被配置成可以交換到線路上的數(shù)據(jù)的邏輯排布，以改變?cè)诘诙?jié)點(diǎn)線路上收到數(shù)據(jù)字的時(shí)間。

14.如權(quán)利要求13所述的互連系統(tǒng)，其特征在于，多個(gè)節(jié)點(diǎn)中的一個(gè)節(jié)點(diǎn)是安裝在多個(gè)存儲(chǔ)器中的一個(gè)上。

15.如權(quán)利要求13所述的互連系統(tǒng)，其特征在于，所述系統(tǒng)還包括模塊控制器，其中，可進(jìn)行在輸入到第一節(jié)點(diǎn)的線路上的一個(gè)字中的各比特的邏輯排布，以使在第二節(jié)點(diǎn)以一預(yù)定邏輯順序接收該些比特。

16.一種節(jié)點(diǎn)，其特征在于，包括：

輸入端口及輸出端口，每一個(gè)輸入端口和輸出端口具有多條線路；

切換開關(guān)，用于使多條輸入線路中的每一條可連接到多條輸出線路中的每一條，以調(diào)整信號(hào)在多條輸出線路上的時(shí)間歪斜，以使在具有與來自輸出端口的線路的遠(yuǎn)端通訊的輸入端口進(jìn)行測(cè)量時(shí)，使該多條輸出線路上信號(hào)之間的時(shí)間歪斜被改變。

17.一種互連系統(tǒng)，其特征在于，包括：

多個(gè)節(jié)點(diǎn)，所述多個(gè)節(jié)點(diǎn)通過具有線路的鏈路相互連接形成網(wǎng)絡(luò)；

第一節(jié)點(diǎn)為信號(hào)源，第二節(jié)點(diǎn)為信號(hào)目的地；及

用于減少在第一節(jié)點(diǎn)和第二節(jié)點(diǎn)之間的兩條或多條線路上信號(hào)的差分時(shí)間延遲的裝置。

18.一種網(wǎng)絡(luò)控制器，其特征在于，包括：

與計(jì)算機(jī)通信的第一接口；

具有用于與節(jié)點(diǎn)通信的鏈路的第二接口；

用于確定布置在第一和第二節(jié)點(diǎn)之間的鏈路的線路上的信號(hào)之間的差分時(shí)間延遲的裝置；以及

用于指派邏輯信號(hào)給在第一和第二節(jié)點(diǎn)之間通信的線路，以改變?cè)诘诙?jié)點(diǎn)上接收到的邏輯信號(hào)的延遲時(shí)間的裝置。