[發(fā)明專利]一種音頻數(shù)據(jù)的編解碼系統(tǒng)及方法

有效

• 申請?zhí)枺?/td>: 200910133672.9
• 申請日: 2009-04-15
• 公開（公告）號: CN101540172A
• 公開（公告）日: 2009-09-23
• 發(fā)明（設計）人: 朱俊鋒;孫大鵬;李敏杰
• 申請（專利權）人: 炬力集成電路設計有限公司
• 主分類號: G10L19/02
• 分類號: G10L19/02
• 代理公司: 北京德琦知識產(chǎn)權代理有限公司
• 代理人: 牛 崢;王麗琴

1.一種音頻數(shù)據(jù)的編解碼系統(tǒng)，其特征在于，包括：

主控制器，用于驅(qū)動信號控制裝置生成控制信號；

寄存裝置，用于在所述主控制器的驅(qū)動下，為信號控制裝置提供所述音頻數(shù)據(jù)的狀態(tài)信息，所述狀態(tài)信息至少包括是要進行反向改良的離散余弦變換還是改良的離散余弦變換的信息；

信號控制裝置，用于在所述主控制器的驅(qū)動下，根據(jù)寄存裝置提供的所述狀態(tài)信息生成所述控制信號并輸出給信號處理裝置；

信號處理裝置，用于根據(jù)所述控制信號，對所述音頻數(shù)據(jù)進行改良的離散余弦變換前處理，再進行復用計算并輸出結果；或者對所述音頻數(shù)據(jù)進行復用計算，再進行反向改良的離散余弦變換后處理并輸出結果；

所述信號控制裝置包括：

計數(shù)單元，用于向主控制狀態(tài)轉(zhuǎn)換單元發(fā)送計數(shù)信號，并對所述音頻數(shù)據(jù)的反向改良的離散余弦變換或改良的離散余弦變換過程進行計時；

主控制狀態(tài)轉(zhuǎn)換單元，用于接收狀態(tài)判斷單元發(fā)送的判斷結果，并根據(jù)所述判斷結果驅(qū)動控制信號產(chǎn)生單元產(chǎn)生所述控制信號；

狀態(tài)判斷單元，用于根據(jù)所述寄存裝置存儲的音頻數(shù)據(jù)狀態(tài)信息進行所述音頻數(shù)據(jù)的狀態(tài)判斷，并將判斷結果發(fā)送給所述主控制狀態(tài)轉(zhuǎn)換單元；

控制信號產(chǎn)生單元，用于在所述主控制狀態(tài)轉(zhuǎn)換單元的驅(qū)動下，生成所述控制信號并發(fā)送給所述信號處理裝置，以及驅(qū)動系數(shù)產(chǎn)生單元產(chǎn)生系數(shù)，并發(fā)送給所述信號處理裝置；

系數(shù)產(chǎn)生單元，用于在所述控制信號產(chǎn)生單元的驅(qū)動下產(chǎn)生系數(shù)，并發(fā)送給所述信號處理裝置。

2.如權利要求1所述的編解碼系統(tǒng)，其特征在于，所述狀態(tài)信息進一步包括塊類型，所述狀態(tài)判斷單元包括：

長短塊判斷子單元，用于根據(jù)所述狀態(tài)信息判斷所述音頻數(shù)據(jù)的長短塊?類型；

顆粒和子帶判斷子單元，用于根據(jù)所述狀態(tài)信息判斷所述音頻數(shù)據(jù)所在的顆粒或子帶；

通道判斷子單元，用于根據(jù)所述狀態(tài)信息判斷所述音頻數(shù)據(jù)中每一幀音頻數(shù)據(jù)所在的通道。

3.如權利要求1所述的編解碼系統(tǒng)，其特征在于，所述控制信號包括加/減控制信號、乘/乘加控制信號、寄存裝置控制信號及音頻數(shù)據(jù)的讀寫控制信號中的至少一種或多種組合。

4.如權利要求1～3任一所述的編解碼系統(tǒng)，其特征在于，

所述音頻數(shù)據(jù)在進行改良的離散余弦變換或反向改良的離散余弦變換之前，將被存放在第一RAM(020)中，第一RAM(020)還用于根據(jù)所述控制信號存儲中間結果；

系數(shù)產(chǎn)生單元產(chǎn)生的系數(shù)存儲在第二RAM(021)中；

第一乘法器(024)根據(jù)所述控制信號完成乘法運算：從第一RAM(020)中讀出的音頻數(shù)據(jù)暫存在第一寄存器(022)中，從第二RAM(021)中讀出的系數(shù)暫存在第二寄存器(023)中，然后第一寄存器(022)中暫存的音頻數(shù)據(jù)和第二寄存器(023)暫存的系數(shù)被發(fā)送到第一乘法器(024)中進行乘法運算，再將乘法運算結果暫存在第三寄存器(025)中；

加/減法器(028)根據(jù)運算控制信號完成加/減運算，加/減法器(028)有2個輸入端A端和B端，A端與第二選擇器(026)相連，B端與第一選擇器(027)相連，第四寄存器(029)與第一寄存器(022)的輸出分別為第二選擇器(026)的兩個輸入，第三寄存器(025)與第一寄存器(022)的輸出分別為第一選擇器(027)的兩個輸入，第四寄存器(029)的輸出為加/減法器(028)的運算結果。