[發明專利]一種基準電壓緩沖電路

有效

• 申請號: 200910133602.3
• 申請日: 2009-03-31
• 公開（公告）號: CN101533285A
• 公開（公告）日: 2009-09-16
• 發明（設計）人: 黃洪偉
• 申請（專利權）人: 炬力集成電路設計有限公司
• 主分類號: G05F1/46
• 分類號: G05F1/46;G05F1/56;G05F1/563;G01R19/165
• 代理公司: 北京德琦知識產權代理有限公司
• 代理人: 牛 崢;王麗琴

1.一種基準電壓緩沖電路，包括產生并輸出第一初始電壓和第二初始電壓的基準電壓產生電路，其特征在于，該電路還進一步包括：驅動緩沖電路和偏差檢測電路；

所述驅動緩沖電路，用于將自身電路中設定節點處的電壓值輸出到偏差檢測電路，當所述電壓值離開穩態工作點升高時，接收偏差檢測電路返回的令所述電壓值降低的補償調節信號，直到所述電壓值恢復到所述穩態工作點；當所述電壓值離開穩態工作點降低時，接收偏差檢測電路返回的令所述電壓值升高的補償調節信號，直到所述電壓值恢復到所述穩態工作點；還將第一初始電壓和第二初始電壓的驅動能力進行增強后作為正負基準電壓分別輸出；

所述偏差檢測電路，用于將驅動緩沖電路中設定節點處的電壓值與預設的外部基準電壓進行比較，當所述電壓值大于所述外部基準電壓時，向驅動緩沖電路輸出令所述電壓值降低的補償調節信號直到所述電壓值與外部基準電壓相等；當所述電壓值小于所述外部基準電壓時，向驅動緩沖電路輸出令所述電壓值升高的補償調節信號直到所述電壓值與外部基準電壓相等。

2.根據權利要求1所述的電路，其特征在于，所述基準電壓產生電路，包括：第三運算放大器(A3)、第五PMOS管(M5)、第一電阻(R1)、第二電阻(R2)和第三電流源(CS3)；由所述第五PMOS管的漏極輸出第一初始電壓，由所述第三電流源的輸入端輸出第二初始電壓；

所述第三運算放大器的正輸入端分別連接第一電阻和第二電阻的公共端，所述第三運算放大器的負輸入端連接外部輸入的固定電壓，所述第三運算放大器的輸出端連接所述第五PMOS管的柵極，所述第五PMOS管的源極連接至供電電源，所述第五PMOS管的漏極連接至所述第一電阻的另一端，所述第二電阻的另一端連接至所述第三電流源的輸入端，所述第三電流源輸出端接地。

3.根據權利要求2所述的電路，其特征在于，所述驅動緩沖電路包括：

第一運算放大器(A1)、第二運算放大器(A2)，第一PMOS管(M1)、第二PMOS管(M2)，第三NMOS管(M3)、第四NMOS管(M4)，第一電流源(CS1)、第二電流源(CS2)和第一電壓控制電流源(VCCS1)、第二電壓控制電流源(VCCS2)；由所述第二電流源的輸出端引出基準電壓緩沖電路的正輸出端，由所述第二電壓控制電流源的輸入端引出基準電壓緩沖電路的負輸出端；

所述第一運算放大器的正輸入端連接基準電壓產生電路輸出的第一初始電壓，所述第一運算放大器的負輸入端與所述第一電流源的輸出端相連，所述第一運算放大器的輸出端與第一PMOS管、第二PMOS管的柵極分別相連，所述第一電流源、第二電流源的輸入端分別連接至供電電源，所述第一電流源的輸出端與所述第一PMOS管的源極相連，所述第二電流源的輸出端連接至所述第二PMOS管的源極；所述第一PMOS管與第三NMOS管共漏極，第二PMOS管與第四NMOS管共漏極；

所述第二運算放大器的正輸入端連接基準電壓產生電路輸出的第二初始電壓，所述第二運算放大器的負輸入端與所述第三NMOS管的源極相連，所述第二運算放大器的輸出端與所述第三NMOS管、第四NMOS管的柵極分別相連，所述第一電壓控制電流源的輸入端與所述第三NMOS管的源極相連，所述第二電壓控制電流源輸入端與所述第四NMOS管的源極相連；所述第一電壓控制電流源、第二電壓控制電流源輸出端分別接地；

所述偏差檢測電路，包括正、負輸入端和一個輸出端，所述偏差檢測電路的正輸入端與所述驅動緩沖電路中第一PMOS管、第二PMOS管、第三NMOS管和第四NMOS管的漏極分別相連，所述偏差檢測電路的負輸入端連接外部輸入的基準電壓，所述偏差檢測電路的輸出端則與所述第一電壓控制電流源、第二電壓控制電流源的控制端分別相連；當所述偏差檢測電路的正輸入端電壓大于負輸入端電壓時，所述偏差檢測電路的輸出端電壓上升；當所述偏差檢測電路的正輸入端電壓小于負輸入端電壓時，所述偏差檢測電路的輸出端電壓下降；當所述偏差檢測電路的正輸入端電壓等于負輸入端電壓時，所述偏差檢測電路的輸出端電壓保持不變。