[發明專利]鎖存裝置及鎖存方法

無效

• 申請號: 200910133384.3
• 申請日: 2009-04-07
• 公開（公告）號: CN101859595A
• 公開（公告）日: 2010-10-13
• 發明（設計）人: 安江智由;王楠;周平;古炯均;張寧;駱川
• 申請（專利權）人: 豐田自動車株式會社;上海華虹NEC電子有限公司
• 主分類號: G11C14/00
• 分類號: G11C14/00
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 雒運樸;李偉

技術領域

本發明涉及一種在電源電壓發生急劇變動的情況下鎖存數據的鎖存裝置及鎖存方法。

背景技術

在電源布線因受到外部的負載的影響的情況下(例如電氣干擾、負載的突變、其它電路的切換等)，有時會在由該電源布線供電的電源電壓中發生急劇的變動的情形。這種急劇變動的電源電壓有可能會下降到在電路中發生復位的復位電壓、接地電位、乃至電路的最低額定電位以下。其結果，常常會破壞系統的重要數據(例如寄存器值等)。

為了防止集成電路(以下稱為“IC”)工作所需的IC上的數據被破壞，常常設置針對電源電壓的急劇變動的后備電路。通過設置后備電路，就能自動地恢復數據。例如，作為在芯片外解決對策使用后備電源用電池，作為芯片內解決對策使用檢測電源電壓的下降的比較器和后備電源用電容器。

此外，通過在切斷電源的供給時，通過傳輸電路使第1鎖存電路的存儲數據保存在第2鎖存電路中，就能防止IC上的數據被破壞(例如，參照專利文獻1)。

專利文獻1：日本特開2008-78754號公報

但是，在上述現有技術中，在IC中的數據鎖存的時刻和電源電壓的急劇變動的時刻一致的情況下，即使有后備電路，也有可能不能正確地進行數據的鎖存。因此，鎖存結果會不穩定。

發明內容

因此，本發明的目的在于，提供一種即使鎖存器和電源電壓同時發生急劇的變動，也能使鎖存結果穩定的鎖存裝置及鎖存方法。

為了實現上述目的，本發明相關的鎖存裝置，包括：

與電源布線連接的整流元件；

與所述整流元件的正向側連接的電容器；

第一鎖存電路，其在所述電容器的電容器電壓下工作、并根據第一鎖存信號鎖存輸入數據；

輸出第三鎖存信號的濾波電路，其使比所述第一鎖存信號延遲的第二鎖存信號通過低通濾波器來產生該第三鎖存信號；

無效化電路，其通過檢測所述電源布線的電源電壓的下降來使所述第二鎖存信號無效；以及

第二鎖存電路，其在所述電容器電壓下工作，并根據所述第三鎖存信號鎖存所述第一鎖存電路的輸出數據。

此外，為了實現上述目的，本發明相關的鎖存方法，包括：

第一步驟，通過將第一鎖存信號輸入到第一鎖存電路來鎖存輸入數據，其中，該第一鎖存電路在電容器電壓下工作，該電容器被連接到與電源布線連接的整流元件的正向側；

第二步驟，使比所述第一鎖存信號延遲的第二鎖存信號通過低通濾波器來產生第三鎖存信號；

第三步驟，通過檢測所述電源布線的電源電壓的下降來使所述第二鎖存信號無效；以及

第四步驟，使所述第三鎖存信號輸入到在所述電容器電壓下工作的第二鎖存電路來鎖存所述第一鎖存電路的輸出數據。

發明效果

根據本發明，即使鎖存和電源電壓的急劇變動同時發生，也能防止發生鎖存結果不穩定的情形。

附圖說明

圖1是作為本發明相關的鎖存裝置的實施方式的電源電壓變動對策電路100的結構圖。

圖2是關于DIN、WR1、WR2、DOUT的時序圖。

圖3是濾波電路F1的具體例。

圖4是可預置為1或0的數據保持寄存器的結構圖。

圖5是本發明的實施例。

圖6是表示電源電壓變動對策電路100的通常狀態中的鎖存方法的時序圖。

圖7是表示電源電壓變動對策電路100的、在鎖存信號WR1的上升沿發生電源電壓的急劇變動時的鎖存方法的時序圖。

圖8是表示電源電壓變動對策電路100的、在從鎖存信號WR1的上升沿到鎖存信號WR2的上升沿的期間中發生電源電壓的急劇變動時的鎖存方法的時序圖。

圖9是表示電源電壓變動對策電路100的、在從鎖存信號WR2的上升沿到鎖存信號WR1的上升沿的期間中發生電源電壓的急劇變動時的鎖存方法的時序圖。

圖10是表示電源電壓變動對策電路100的、在鎖存信號WR2的上升沿發生電源電壓的急劇變動時、電源電壓比鎖存信號WR2的上升時刻先下降的時候的鎖存方法的時序圖。

圖11是表示電源電壓變動對策電路100的、在鎖存信號WR2的上升沿發生電源電壓的急劇變動時電源電壓比鎖存信號WR2的上升時刻晚下降的時候的鎖存方法的時序圖。

圖12是將圖1的晶體管QD替換為N通道型晶體管時的后備電源電路。

圖13是將圖1的晶體管QD替換為二極管時的后備電源電路。

圖14是將圖1的電阻R1替換為P通道型晶體管時的后備電源電路。