[發明專利]用于實現芯片的輸出入單元及實現一芯片的制造方法

有效

• 申請號: 200910132957.0
• 申請日: 2009-04-03
• 公開（公告）號: CN101510535A
• 公開（公告）日: 2009-08-19
• 發明（設計）人: 吳政晃;張鴻儀;黃俊
• 申請（專利權）人: 智原科技股份有限公司
• 主分類號: H01L23/48
• 分類號: H01L23/48;H01L21/60;H01L21/50
• 代理公司: 隆天國際知識產權代理有限公司
• 代理人: 姜 燕;陳 晨

技術領域

本發明提供一種可節省布局面積的多輸出入端口輸出入單元及其制造方，尤其涉及一種可于相鄰輸出入單元中選擇使用不同輸出入端口設置輸出入墊以節省芯片布局面積的輸出入單元與相關技術。

背景技術

集成電路(Integrated?circuit)是現代信息社會最重要的硬件基礎。為了使集成電路的運用更為普及，提高集成電路的集成度、縮減集成電路的尺寸也成為現代集成電路設計、制造與研發的重點。

請參考圖1；圖1為一公知集成電路10的示意圖(及其部分的俯視圖)。集成電路10中是以一芯片(chip/die)12封裝于一封裝基板14上以形成完整的集成電路。芯片12內設有核心電路16及多個輸出入單元18。輸出入單元18分別有其對應的輸出入墊20。各輸出入墊20會經由對應的接合線(bondingwire)22電連接至封裝基板14上的對應導電結構24(如封裝基板上的腳位或導電架等等)。要輸入至集成電路10的信號會經由導電結構24及對應的接合線22而傳輸至芯片12上的對應輸出入單元18，再由該輸出入單元18將信號傳輸給核心電路16，使核心電路16能據此執行其功能(如邏輯運算、數據處理/傳輸/存儲/交換、模擬/數字信號處理等等)。核心電路16要輸出的信號則由對應的輸出入單元18驅動，沿對應的輸出入墊20、接合線22及導電結構24輸出至芯片12之外。

就如圖1的俯視圖所示，在芯片12上，輸出入單元18是以圍繞排列的形式設置于核心電路16周圍。在此公知技術中，輸出入墊20必須設置于對應輸出入單元18之外。雖然芯片12是以層疊的半導體結構形成的，但在將芯片12封裝組合于封裝基板14時，由于輸出入墊20要承受接合線的機械應力，故輸出入墊20不會重疊設置于輸出入單元18的有源電路(active?circuit)布局(例如摻雜區域/阱、多晶硅等半導體結構)之上，避免接合線時破壞相對脆弱的有源電路布局。不過，也因為輸出入墊20無法與對應輸出入單元18重疊設置，故輸出入墊20會占用額外的布局面積，甚至成為芯片整體面積主導因素，使芯片的面積無法縮減。

發明內容

因此，為了克服公知技術的缺點，本發明提供了一種多輸出入端口輸出入單元與相關技術，以有效節省芯片面積。本發明在各輸出入單元上設置多個輸出入端口，各輸出入端口可各自對應一輸出入墊。如此，相鄰輸出入單元可選用不同的輸出入端口來設置對應的輸出入墊，使相鄰輸出入單元的輸出入墊可相互重疊設置于鄰近輸出入單元之上，以有效節省布局面積。

更明確地說，本發明的一個目的在于提供一種用于實現一芯片的輸出入單元(IO?cell)，其包含有：一主區域及多個輸出入端口(IO?port)。主區域可容納該輸出入單元中各電路的布局，而多個輸出入端口(IO?port)則設置于該主區域內。該多個輸出入端口可傳輸同一輸出入點(IO?pin)的信號，每一輸出入端口可分別提供一對應的預設區域，各預設區域可容納一輸出入墊(IO?pad)，該輸出入墊是一接合線墊(bonding?pad)，而各輸出入墊設置有一接合線開口(bonding?opening)。該多個輸出入端口所對應的多個預設區域中至少有一預設區域與該主區域呈部分重疊(partially?overlapped)；而該多個輸出入端口即可使該輸出入單元形成多種不同的配置，在各配置中至少有一輸出入端口所對應的預設區域設置有一輸出入墊，并至少有另一輸出入端口所對應的預設區域空置而未設置輸出入墊。

在前述輸出入單元的一實施例中，該主區域與至少一預設區域呈部分重疊之處設置有有源電路(active?circuit)布局。

在前述輸出入單元的一實施例中，該多個預設區域皆與該主區域呈部分重疊，每一輸出入端口設置的位置與其對應的預設區域部分重疊。

在前述輸出入單元的一實施例中，各主區域包含有一核心裝置區域與一輸出入裝置區域，而該多個預設區域與該主區域部分重疊的區域位于該輸出入裝置區域內。且該多個預設區域中至少有一預設區域與該核心裝置區域部分重疊。

在前述輸出入單元的一實施例中，各預設區域可容納的輸出入墊包含有一導電層，而該多個輸出入端口是于該導電層上相互分開。