[發明專利]集成電路的制造方法

有效

• 申請號: 200910132812.0
• 申請日: 2009-04-20
• 公開（公告）號: CN101752268A
• 公開（公告）日: 2010-06-23
• 發明（設計）人: 邱文智;吳文進;余振華
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/50
• 分類號: H01L21/50;H01L21/60;H01L21/48;H01L21/54;H01L21/66
• 代理公司: 隆天國際知識產權代理有限公司 72003
• 代理人: 姜燕;陳晨

1.一種集成電路的制造方法，包括：

提供一包括多個底裸片的底芯片；

將一第一頂裸片對準于該底芯片內的一第一底裸片；

在該第一頂裸片對準于該第一底裸片后，記錄該第一頂裸片的一第一目標位置；

將該第一頂裸片接合至該第一底裸片上；

利用該第一目標位置計算一第二頂裸片的第二目標位置；

移動該第二頂裸片至該第二目標位置；以及

將該第二頂裸片接合至一第二底裸片上，且未進行額外的對準動作。

2.如權利要求1所述的集成電路的制造方法，還包括：

提供一包括多個裸片支架的裸片托盤；以及

將一包括該第一頂裸片及第二頂裸片的多個頂裸片放置于該裸片托盤內，其中是自該裸片托盤取起該第一頂裸片及第二頂裸片以接合至該第一底裸片及第二底裸片上。

3.如權利要求2所述的集成電路的制造方法，其中所述多個裸片支架具有斜側邊，所述斜側邊具有一第一斜角度，且其中所述多個頂裸片包括多個具有一第二斜角度的斜邊，該第二斜角度大體等于該第一斜角度。

4.如權利要求3所述的集成電路的制造方法，還包括：

提供一頂芯片；

沿著多個切割道蝕刻該頂芯片的一頂表面；以及

研磨該頂芯片的一背表面以將頂芯片分開成所述多個頂裸片。

5.如權利要求2所述的集成電路的制造方法，還包括：

以該第一目標位置作基準，計算所述多個頂裸片中的剩余裸片的目標位置；以及

移動所述多個頂裸片中的剩余裸片至該底芯片上的多個所述目標位置并進行接合步驟，且未進行額外的對準動作。

6.如權利要求1所述的集成電路的制造方法，其中于移動該第二頂裸片及接合該第二頂裸片的期間，該第二頂裸片未沿著一垂直軸旋轉。

7.一種集成電路的制造方法，包括：

提供一包括多個底裸片的底芯片；

將多個頂裸片放置于一裸片托盤的裸片支架內；

將該裸片托盤放置鄰近于該底芯片，其中該裸片托盤的一X-軸平行于該底芯片的一X-軸；

取起一第一頂裸片，并對準于該底芯片內的一第一底裸片；

記錄該第一頂裸片的坐標；

將該第一頂裸片接合至該第一底裸片上；

根據所述坐標計算一第二頂裸片所要移至的位置，其中該第二頂裸片的位置對應一位于該底芯片內的第二底裸片；以及

將該第二頂裸片接合至該第二底裸片，且未進行將該第二頂裸片對準于該第二底裸片的步驟。

8.如權利要求7所述的集成電路的制造方法，其中放置多個所述頂裸片的步驟包括：

提供一頂芯片；

沿著多個所述頂芯片的切割道蝕刻該頂芯片的一頂表面；以及

研磨該頂芯片的一背表面以將頂芯片分開成多個所述頂裸片。

9.如權利要求8所述的集成電路的制造方法，其中多個所述裸片支架具有多個斜側邊，所述多個斜側邊具有一第一斜角度，且其中多個所述頂裸片包括多個具有一第二斜角度的斜邊，該第二斜角度大體等于該第一斜角度。

10.如權利要求7所述的集成電路的制造方法，還包括：

將多個所述頂裸片中的剩余裸片接合至該底芯片上；

以一填充材料填充多個位于多個所述頂裸片之間的間隙；以及

研磨該填充材料以露出多個所述頂裸片，其中自將該第一頂裸片接合至該第一底裸片上的步驟，至該研磨該填充材料的步驟，并未進行將該第二頂裸片對準于該第二底裸片的步驟。