[發明專利]半導體器件的輸出電路

有效

• 申請號: 200910130854.0
• 申請日: 2009-04-15
• 公開（公告）號: CN101572537A
• 公開（公告）日: 2009-11-04
• 發明（設計）人: 崔昌奎;金敬勛
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H03K19/003
• 分類號: H03K19/003;G05F3/02;G05B11/01
• 代理公司: 北京集佳知識產權代理有限公司
• 代理人: 楊林森;康建峰

相關申請的交叉引用

本發明要求2008年4月30日提交的韓國專利申請10-2008-0040933 的優先權，其整個內容通過引用包含于此。

技術領域

本發明涉及一種半導體器件的輸出電路，尤其涉及一種能夠減小由限 制輸出信號的擺動寬度/電壓擺動引起的抖動的半導體器件的輸出電路。 輸出信號的擺動寬度是指其高電壓水平和低電壓水平之間的電壓寬度。

背景技術

圖1是示出用于半導體器件的傳統輸出電路的框圖。

如圖所示，傳統輸出電路包括第一通過門(pass?gate)101、第二通 過門103以及輸出反相器105。如果第一時鐘信號被輸入到第一通過門101 和第二通過門103，則第一通過門101被導通，使得第一輸入信號DATA1 被經由輸出反相器105輸出。第二時鐘信號的相位與第一時鐘信號的相位 相反。

如果第二時鐘信號被輸入到第一通過門101和第二通過門103，則第 二通過門103被導通，使得第二輸入信號DATA2被經由輸出反相器105 輸出。

圖2是示出在半導體器件中使用的傳統輸出電路的另一個框圖。

如圖2所示，使用第一三態反相器201和第二三態反相器203來代替 第一通過門101和第二通過門103。與通過門功能不同，第一和第二三態 反相器201和203本身包括反相器。因此，該輸出電路在第一三態反相器 201和第二三態反相器203之前不使用反相器，以便獲得與圖1所示的輸 出電路相同的輸出。除了該點之外，該輸出電路與圖1所示的輸出電路具 有相同的結構。

該輸出電路可以串行地輸出信號，而輸入信號是并行輸入的。在這種 情形中，輸出電路采用第一和第二時鐘信號作為控制信號，其中，各時鐘 信號的每一個具有彼此相反的相位，并且都輸入到該輸出電路。

在傳統輸出電路中，兩個通過門101和103或兩個反相器201和203 在存在高電容的節點A處被連接到輸出反相器105。所述高電容是由輸出 反相器105的柵極電容和兩個通過門101和103或兩個反相器201和203 的結電容所引起的。

出現在節點A處的高電容限制高頻輸出信號的擺動寬度。這里，擺 動寬度是指輸出信號的高電壓水平和低電壓水平之間的電壓寬度/跨度。 低頻輸出信號不受該高電容的影響。另一方面，高頻輸出信號的擺動寬度 由于該高電容而受到限制。因此，高頻輸出信號的擺動寬度受到限制。

這里，頻率是指每單位時間輸出信號的電壓水平發生轉換的次數。因 此，低頻輸出信號是指轉換次數少的輸出信號。

例如，當并行輸入到圖1和圖2所示的輸出電路的第一和第二輸入信 號均具有高電壓水平或低電壓水平時，該輸出電路相繼輸出高電壓水平或 低電壓水平。在這種情形中，具有小邏輯水平轉換次數的輸出信號被認為 是低頻輸出信號。

另一方面，當第一和第二輸入信號并行輸入到圖1和圖2所示的輸出 電路，并且一個輸入信號具有高電壓水平而另一個輸入信號具有低電壓水 平時，圖1和圖2的輸出電路的輸出信號從高電壓水平轉換為低電壓水平。 就是說，如果輸出信號具有大邏輯水平轉換次數，則該輸出信號被認為是 高頻輸出信號。

因此，高頻輸出信號的擺動寬度由于該高電容而受到限制，這引起在 輸出信號中出現抖動的問題。特別是，如果輸出電路高速工作，該問題會 變得嚴重。

發明內容

本發明的示例性實施例用來提供一種半導體器件的輸出電路，該輸出 電路能夠有效地減小因限制輸出信號的擺動寬度/電壓跨度(voltage?span) 而產生的抖動。

根據本發明的一個方面，提供一種半導體器件的輸出電路，包括：信 號選擇器，被配置為接收第一和第二輸入信號，并響應于相位信號順序輸 出第一和第二輸入信號；以及輸出水平控制器，被配置為基于第一和第二 輸入信號對信號選擇器的輸出信號的電壓水平進行控制。

根據本發明的另一個方面，提供一種半導體器件的輸出電路，包括： 信號選擇器，被配置為接收多個輸入信號并響應于多個時鐘信號順序輸出 該輸入信號；以及輸出水平控制器，被配置為檢測信號選擇器的輸出信號 是具有低頻特性還是具有高頻特性，以響應于檢測信號減小信號選擇器的 輸出信號的擺動寬度。