[發明專利]NAND型非易失性半導體存儲裝置

無效

• 申請號: 200910130661.5
• 申請日: 2009-03-27
• 公開（公告）號: CN101546773A
• 公開（公告）日: 2009-09-30
• 發明（設計）人: 菊地祥子;中崎靖;村岡浩一
• 申請（專利權）人: 株式會社東芝
• 主分類號: H01L27/115
• 分類號: H01L27/115;H01L29/792;H01L29/10
• 代理公司: 中國國際貿易促進委員會專利商標事務所
• 代理人: 郭 放

(相關申請的交差引用)

本申請基于2008年3月28日提交的在先日本專利申請2008-087112并要求享受其優先權。在此引用并將其全部內容合并于此。

技術領域

本發明涉及具有MONOS型的存儲單元的NAND型非易失性半導體存儲裝置。

背景技術

在閃存存儲器中，伴隨存儲器容量的大容量化，進行著存儲單元尺寸的微細化。因此，在極微細單元中，將電荷積蓄層從浮柵型變更為具有電荷陷阱(trap)功能的絕緣膜的MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor，金屬氧化物氮化物氧化物半導體)型存儲器受到了關注。

MONOS型存儲器具有依次層疊了使電荷選擇性地通過的隧道絕緣膜、電荷積蓄層、以及阻止上述電荷積蓄層與控制柵電極之間的電流的阻擋絕緣膜的結構。由于可以進行元件的簡化、微細化，所以作為下一代存儲器而進行著向更微細化的研究。

當前，作為面向使用了MONOS型存儲器的極微細單元實現的研究，研究了改變此前用作阻擋絕緣膜的硅氧化膜，而嘗試導入介電常數更高的材料(高k材料)的技術。特別是，鋁氧化膜與硅氧化膜相比，介電常數更高并且在電荷保持特性中呈現更良好的性能，所以進行著面向作為下一代阻擋絕緣膜而實用化的研究(例如J-S.Lee，etal.，SSDM(2005)200)。

發明內容

本發明的一個方式的NAND型非易失性半導體存儲裝置的特征在于，在半導體基板上，具備相互串聯連接的多個存儲單元晶體管、和設置在串聯連接的上述多個存儲單元晶體管的端部的選擇晶體管，上述存儲單元晶體管具備：上述半導體基板上的第一絕緣膜；上述第一絕緣膜上的電荷積蓄層；上述電荷積蓄層上的作為鋁氧化物的第二絕緣膜；上述第二絕緣膜上的第一控制柵電極；以及在上述第一控制柵電極的兩側的上述半導體基板中形成的第一源/漏區域，上述選擇晶體管具備：上述半導體基板上的第三絕緣膜；上述第三絕緣膜上的作為鋁氧化物且含有四價陽離子元素、五價陽離子元素、N(氮)中的至少一種元素的第四絕緣膜；上述第四絕緣膜上的第二控制柵電極；以及在上述第二控制柵電極的兩側的上述半導體基板中形成的第二源/漏區域。

本發明的一個方式的NAND型非易失性半導體存儲裝置的特征在于，在半導體基板上，具備相互串聯連接的多個存儲單元晶體管、和設置在上述多個存儲單元晶體管的端部的選擇晶體管，上述存儲單元晶體管具備：上述半導體基板上的第一絕緣膜；上述第一絕緣膜上的作為鋁氧化物的第二絕緣膜；上述第二絕緣膜上的第一控制柵電極；以及在上述第一控制柵電極的兩側的上述半導體基板中形成的第一源/漏區域，上述選擇晶體管具備：上述半導體基板上的第三絕緣膜；上述第三絕緣膜上的作為鋁氧化物且含有四價陽離子元素、五價陽離子元素、N(氮)中的至少一種元素的第四絕緣膜；上述第四絕緣膜上的第二控制柵電極；以及在上述第二控制柵電極的兩側的上述半導體基板中形成的第二源/漏區域。

附圖說明

圖1是第一實施方式的NAND型非易失性半導體存儲裝置的剖面圖。

圖2是第一實施方式的NAND型非易失性半導體存儲裝置的芯片布局圖。

圖3是示出Al₂O₃的氧化膜換算膜厚與施加應力后的Vfb變化的關系的曲線。

圖4是示出熱處理前后的Al₂O₃中的Si濃度與陷阱電荷密度的關系的曲線。

圖5和圖6是示出Al₂O₃中的各缺陷的各種荷電狀態的Kohn-Sham能級的圖。

圖7是示出通過理論計算得出的O_i、V_Al、以及V_O的電荷捕獲能級的圖。

圖8是示出Al₂O₃/SiO₂的Al₂O₃帶隙(gap)中的電子能級的圖。

圖9是示出由對Al₂O₃/SiO₂的Al₂O₃添加了四價或五價陽離子元素時的濃度引起的能帶(band)圖的變化的圖。

圖10是示出由對Al₂O₃/SiO₂的Al₂O₃添加了四價或五價陽離子元素時的濃度引起的能帶圖的變化的圖。