[發(fā)明專利]一種采樣保持單元及其中的電壓處理方法、電子設(shè)備

有效

• 申請(qǐng)?zhí)枺?/td>: 200910129971.5
• 申請(qǐng)日: 2009-04-10
• 公開(kāi)（公告）號(hào): CN101510444A
• 公開(kāi)（公告）日: 2009-08-19
• 發(fā)明（設(shè)計(jì)）人: 龐世甫;劉永平;王學(xué)權(quán)
• 申請(qǐng)（專利權(quán)）人: 華為技術(shù)有限公司
• 主分類號(hào): G11C27/02
• 分類號(hào): G11C27/02;H03M1/66
• 代理公司: 北京三友知識(shí)產(chǎn)權(quán)代理有限公司
• 代理人: 陶海萍

技術(shù)領(lǐng)域

本發(fā)明實(shí)施例涉及電子通訊技術(shù)領(lǐng)域，特別地涉及一種采樣保持單元及其中的電壓處理方法、電子設(shè)備。

背景技術(shù)

DAC(Digital-to-Analog?Converter，數(shù)模轉(zhuǎn)換器)的作用是將數(shù)字信號(hào)轉(zhuǎn)換為模擬信號(hào)，這逐漸成為我們?nèi)粘Ｉ钪兴究找?jiàn)慣的事。例如，在蜂窩電話、CD(Compact?Disc，光盤)和DVD(Digital?Video?Disc，數(shù)字視頻光盤)播放器以及HDTV(High?Definition?Television，高清晰度電視)中都可以發(fā)現(xiàn)DAC的身影。

SNR(Signal?Noise?Ratio，信噪比)和DR(Dynamic?Range，動(dòng)態(tài)范圍)是音頻DAC中最關(guān)注的兩個(gè)重要指標(biāo)，動(dòng)態(tài)范圍表示的是最大不失真信號(hào)與噪聲值的比例，如何有效提高系統(tǒng)的動(dòng)態(tài)范圍是DAC設(shè)計(jì)中的一個(gè)難點(diǎn)。

采樣保持單元在音頻DAC設(shè)計(jì)中非常重要的，希望其在低的電源電壓下有盡可能高的動(dòng)態(tài)范圍，同時(shí)還要考慮功耗、面積等；尤其是在音頻DAC中可以采用比較好的電路設(shè)計(jì)方案是非常重要的。

在實(shí)現(xiàn)本發(fā)明過(guò)程中，發(fā)明人發(fā)現(xiàn)現(xiàn)有技術(shù)中至少存在如下問(wèn)題：

由于采樣保持單元的動(dòng)態(tài)范圍與采樣電容的電容值及施加在采樣電容上的電壓成正比，而目前，在DAC的采樣保持單元中，在采樣階段，采樣電容的一端通常是接地的，這樣，在采樣電容的電容值一定的情況下，要提高采樣保持單元的動(dòng)態(tài)范圍，只能增加電源電壓，但這會(huì)帶來(lái)面積、功耗和噪聲的增加，電路設(shè)計(jì)的復(fù)雜度會(huì)增加等問(wèn)題。

發(fā)明內(nèi)容

本發(fā)明實(shí)施例提供一種采樣保持單元及其中的電壓處理方法、電子設(shè)備，用以提高DAC的DR。

為了實(shí)現(xiàn)上述目的，本發(fā)明實(shí)施例提供了一種數(shù)模轉(zhuǎn)換器采樣保持單元，包括：第一電容、第一采樣單元和第二采樣單元，第一電容分別與第一采樣單元和第二采樣單元相連接，其中：

第一采樣單元，用于當(dāng)?shù)谝粫r(shí)鐘為低電平時(shí)，若采樣數(shù)據(jù)的取值為0則輸出第一電壓給第一電容的第一端，若采樣數(shù)據(jù)的取值為1則輸出第二電壓給所述第一電容的第一端；

第二采樣單元，用于當(dāng)?shù)谝粫r(shí)鐘為低電平時(shí)，若采樣數(shù)據(jù)的取值為0則輸出第二電壓給所述第一電容的第二端，若采樣數(shù)據(jù)的取值為1則輸出第一電壓給所述第一電容的第二端；

第一電壓和第二電壓大小相同極性相反。

本發(fā)明實(shí)施例還提供了一種電子設(shè)備，包括上述數(shù)模轉(zhuǎn)換器采樣保持單元。

本發(fā)明實(shí)施例還提供了一種采樣保持單元中的電壓處理方法，包括：

當(dāng)?shù)谝粫r(shí)鐘為低電平時(shí)，若采樣數(shù)據(jù)的取值為0，則輸出第一電壓給第一電容的第一端且輸出第二電壓給所述第一電容的第二端，若采樣數(shù)據(jù)的取值為1則輸出第二電壓給所述第一電容的第一端且輸出第一電壓給所述第一電容的第二端；

第一電壓和第二電壓大小相同極性相反。

本發(fā)明實(shí)施例的有益效果至少包括：

由于在本發(fā)明實(shí)施例提供的采樣保持單元中，在采樣階段，采樣電容的兩端分別接第一電壓和第二電壓，由于采樣保持單元的動(dòng)態(tài)范圍與采樣電容的電容值及施加在采樣電容上的電壓成正比，因此，在不增加采樣電容的電容值的情況下，本發(fā)明實(shí)施例提供的采樣保持單元能夠有效地提高DAC的DR，提高電路的質(zhì)量。若要與現(xiàn)有技術(shù)中的DAC達(dá)到同樣的DR，則采用本發(fā)明實(shí)施例提供的DAC可以減小采樣電容的電容值，這樣可以減小噪聲和芯片的面積，或者可以減小所需電源的電壓值，從而可以降低芯片面積、功耗、噪聲以及電路設(shè)計(jì)的復(fù)雜度。

附圖說(shuō)明

為了更清楚地說(shuō)明本發(fā)明實(shí)施例或現(xiàn)有技術(shù)中的技術(shù)方案，下面將對(duì)實(shí)施例描述中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見(jiàn)地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。

圖1為實(shí)施例一中的DAC采樣電路的示意圖；

圖2為實(shí)施例一中的DAC采樣保持單元的電路示意圖；

圖3為實(shí)施例一中第二時(shí)鐘P1與第一時(shí)鐘P2的示意圖；

圖4為將圖2中各采樣單元具體到與邏輯電路之后的電路圖；

圖5為實(shí)施例一中的一個(gè)參考源產(chǎn)生電路方案電路圖；

圖6為實(shí)施例一中的SC?Filter的整體頻率響應(yīng)曲線圖；

圖7為實(shí)施例一中的SC?Filter的帶內(nèi)頻率響應(yīng)曲線圖；

圖8為實(shí)施例二中的模塊swcap₁<7:0>的電路圖；

圖9為實(shí)施例二中的模塊swcap₁<7:0>的示意圖；