[發明專利]芯片的統計數據的管理方法和裝置

有效

• 申請號: 200910129522.0
• 申請日: 2009-03-24
• 公開（公告）號: CN101848135A
• 公開（公告）日: 2010-09-29
• 發明（設計）人: 劉月;崔靖杰
• 申請（專利權）人: 華為技術有限公司
• 主分類號: H04L12/56
• 分類號: H04L12/56;G06F12/08
• 代理公司: 北京凱特來知識產權代理有限公司 11260
• 代理人: 鄭立明

技術領域

本發明涉及計算機應用技術領域，尤其涉及一種芯片的統計數據的管理方法和裝置。

背景技術

在當前的網絡應用中，越來越多的隊列數和越來越精細的統計測量標準，導致統計數據越來越大，對存儲統計數據的片內RAM(Random?Access?Memory，隨機存取存儲器)的容量要求也越來越大。由于片內RAM的資源非常珍貴，就需要采用容量大的片外DRAM(Dynamic?Random-Access?Memory，動態隨機存儲器)來存儲上述統計數據。

現有技術中的一種通過片外DRAM來存儲統計數據的方法為：全部采用片外DRAM來存儲統計數據。將片外DRAM中的存儲空間劃分為不同的bank(存儲單元)，在設定的時間間隔內，對同一個bank只能訪問一次。給CPU對DRAM中存儲的統計數據的讀寫請求分配固定的處理時隙，該處理時隙與業務通道對DRAM中存儲的統計數據的讀寫請求所占有的處理時隙不互相沖突。

在實現本發明過程中，發明人發現現有技術中的通過片外DRAM來存儲統計數據的方法至少存在如下問題：當業務通道獲取的多個統計數據之間的時間間隔比較短，并且DRAM的傳輸帶寬比較小時，業務通道需要在上述bank的設定的時間間隔內，多次訪問同一個bank，以將獲取的多個統計數據寫入到DRAM中。從而造成bank的訪問沖突，進行將導致統計數據不能正確地寫入到DRAM中。

發明內容

本發明的實施例提供了一種芯片的統計數據的管理方法和裝置，以解決現有技術中的片外DRAM中的bank的訪問沖突問題。

一種芯片的統計數據的管理方法，包括：

獲取業務通道發送的統計數據，將所述統計數據存入先進先出存儲器FIFO中，并獲取所述統計數據對應的片外存儲裝置的存儲地址；

獲取同樣對應于所述存儲地址的其他統計數據，并在所述FIFO中將對應于所述存儲地址的統計數據進行累加，得到累加值；

獲取所述片外存儲裝置中的所述存儲地址上的原有統計值，將所述累加值與所述原有統計值進行相加，得到當前統計值，將所述當前統計值寫入到所述片外存儲裝置中的所述存儲地址上。

一種芯片的統計數據的管理裝置，包括：

累加處理模塊，用于接收業務通道發送的統計數據，將所述統計數據存入片內先進先出存儲器FIFO中，并對所述統計數據進行累加，得到累加值；

寫入處理模塊，用于獲取所述片外存儲裝置中的存儲地址中的原有統計值，將所述累加值與所述原有統計值進行相加，得到當前統計值，將所述當前統計值寫入到所述存儲地址上。

由上述本發明的實施例提供的技術方案可以看出，本發明實施例實現了通過一個寫入操作，將針對同一個存儲地址的多個統計數據一起寫入到片外存儲器中。從而有效地緩沖了對片外存儲器的讀寫操作，有效地降低了對片外存儲器中的bank的訪問沖突，大大提高了芯片對統計數據的處理能力。

附圖說明

為了更清楚地說明本發明實施例的技術方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施例，對于本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得其他的附圖。

圖1為本發明實施例一提供的一種芯片的統計數據的管理方法的原理示意圖；

圖2為本發明實施例一提供的一種芯片的統計數據的管理方法的處理流程圖；

圖3為本發明實施例二提供的一種在CPU、業務通道對統計數據的讀寫操作之間進行旁路處理的方法的處理流程圖；

圖4為本發明實施例提供的一種芯片的統計數據的管理裝置的具體實現結構圖。

具體實施方式

下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。

在本發明實施例中，將和片外存儲裝置中的同一個存儲地址對應的統計數據進行累加，得到累加值。

獲取所述片外存儲裝置中的同一個存儲地址上的原有統計值，將所述累加值與所述原有統計值進行相加，得到當前統計值，將所述當前統計值寫入到所述片外存儲裝置中的同一個存儲地址上。

進一步地，接收業務通道發送的統計數據，獲取所述統計數據對應的片外存儲裝置中的存儲地址，通過片內存儲裝置將所述統計數據進行存儲，