[發(fā)明專利]半導(dǎo)體器件及其制造方法

無效

• 申請(qǐng)?zhí)枺?/td>: 200910129363.4
• 申請(qǐng)日: 2009-03-24
• 公開（公告）號(hào): CN101728309A
• 公開（公告）日: 2010-06-09
• 發(fā)明（設(shè)計(jì)）人: 劉敏秀
• 申請(qǐng)（專利權(quán)）人: 海力士半導(dǎo)體有限公司
• 主分類號(hào): H01L21/762
• 分類號(hào): H01L21/762;H01L21/20;H01L21/31;H01L21/8234
• 代理公司: 北京集佳知識(shí)產(chǎn)權(quán)代理有限公司 11227
• 代理人: 劉繼富;顧晉偉

技術(shù)領(lǐng)域

本發(fā)明通常涉及半導(dǎo)體器件及其制造方法，并且更具體地涉及在體硅晶片(bulk?silicon?wafer)中形成掩埋絕緣膜的方法以及使用所述方法制造的半導(dǎo)體器件。

背景技術(shù)

由于制造半導(dǎo)體器件的工藝是精細(xì)控制的，所以在制造具有由一個(gè)晶體管和一個(gè)電容器構(gòu)成的單位存儲(chǔ)單元的動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)中存在許多技術(shù)性難題。在所述技術(shù)性難題中，最難的是改善短溝道效應(yīng)特性同時(shí)保持足夠的數(shù)據(jù)保持時(shí)間，以及使在窄區(qū)域中的介電損耗特性最小化同時(shí)制造具有足夠電容的電容器。尤其是，具有DRAM運(yùn)行所需要的足夠電容并且可確保可靠性的電容器的制造工藝存在技術(shù)限制并且是非常難的工藝技術(shù)。為了解決這種問題，對(duì)于使用晶體管浮體(floatingbody)效應(yīng)的1T?DRAM已經(jīng)進(jìn)行了廣泛范圍的研究。(1T?DRAM是在作為絕緣體上硅(SOI)晶體管固有部分的寄生體電容器中存儲(chǔ)數(shù)據(jù)的“無電容器”位單元(bit?cell)設(shè)計(jì))。

同時(shí)，常規(guī)的1T-1C?DRAM(“一個(gè)晶體管，一個(gè)電容器”DRAM)在電容器中存儲(chǔ)電荷，而由于當(dāng)在晶體管體內(nèi)存儲(chǔ)電荷時(shí)由于閾值電壓變化，所以1T?DRAM用作存儲(chǔ)器。通常，使用絕緣體上硅(SOI)晶片制造構(gòu)成1T?DRAM的存儲(chǔ)單元的晶體管。然而，由于SOI晶片貴，所以經(jīng)濟(jì)效率低。此外，在SOI晶片上還必須提供用于1T?DRAM的存儲(chǔ)單元運(yùn)行的外部電路。

為了克服SOI晶片的低經(jīng)濟(jì)效率，提出使用體硅晶片制造1T?DRAM的方法。在該方法中，為了實(shí)現(xiàn)浮體單元，在深N-型阱中形成P-型阱以產(chǎn)生待浮動(dòng)的浮體。然而，在這種方法中，由于使用體硅晶片而不是貴的SOI晶片，所以可相對(duì)改善經(jīng)濟(jì)效率，但是由于從N-型阱和P-型阱之間界面產(chǎn)生漏電流，所以不能確保足夠的數(shù)據(jù)保持時(shí)間。

發(fā)明內(nèi)容

因此，本發(fā)明提供制造適合于采用體硅晶片而不是貴的SOI晶片的半導(dǎo)體器件的方法。

本發(fā)明還提供在硅襯底優(yōu)選體硅晶片中形成掩埋絕緣膜以在半導(dǎo)體器件中形成浮體單元的方法，所述半導(dǎo)體器件優(yōu)選為具有由一個(gè)晶體管構(gòu)成的單位存儲(chǔ)單元的1T?DRAM。

制造根據(jù)本發(fā)明的半導(dǎo)體器件的方法包括：(a)在半導(dǎo)體襯底上形成緩沖層；(b)在第一方向上圖案化所述緩沖層，以形成具有側(cè)表面并彼此間隔預(yù)定間距的緩沖層圖案；(c)在所述緩沖層圖案之上和之間形成半導(dǎo)體外延層；(d)在與所述第一方向交叉的第二方向上在所述半導(dǎo)體外延層中形成第一溝槽，以暴露所述緩沖層圖案的側(cè)表面；(e)選擇性地移除由所述第一溝槽暴露的所述緩沖層圖案以形成間隙(space)；(f)在通過移除所述緩沖層圖案而形成的所述間隙中形成掩埋絕緣膜，所述半導(dǎo)體外延層的一部分設(shè)置在所述掩埋絕緣膜之間；(g)移除在所述掩埋絕緣膜之間設(shè)置的所述半導(dǎo)體外延層的一部分，以在所述第一方向上形成第二溝槽；和(h)在所述第一和第二溝槽中形成器件隔離膜。

通過所述方法制造根據(jù)本發(fā)明的半導(dǎo)體器件。在所述半導(dǎo)體器件中，在所述半導(dǎo)體襯底上形成的半導(dǎo)體外延層優(yōu)選通過器件隔離膜來水平地隔離，并且優(yōu)選通過掩埋絕緣膜與半導(dǎo)體襯底垂直地隔離。此處，器件隔離膜的厚度優(yōu)選深于掩埋絕緣膜。

所述半導(dǎo)體器件優(yōu)選還包括：在通過所述器件隔離膜和所述掩埋絕緣膜隔離的所述半導(dǎo)體外延層上形成的柵極；在所述半導(dǎo)體外延層中形成的源極區(qū)；和在所述半導(dǎo)體外延層中形成的并且與所述源極區(qū)間隔的漏極區(qū)。在該半導(dǎo)體器件中，源極區(qū)和漏極區(qū)優(yōu)選在掩埋絕緣膜上形成，由此源極區(qū)和漏極區(qū)之間的半導(dǎo)體外延層的一部分可用作浮置溝道體(floatingchannel?body)。

附圖說明

根據(jù)以下結(jié)合附圖作出的詳細(xì)說明，本發(fā)明的上述及其他目的、特征及其他優(yōu)點(diǎn)將更明顯。

圖1至7是顯示根據(jù)本發(fā)明的制造半導(dǎo)體器件的工藝的視圖，其中圖1A、2A、3A、4A、5A、6A和7A是顯示半導(dǎo)體襯底的平面圖；圖1B、2B、3B、4B、5B、6B和7B是顯示分別沿著圖1A、2A、3A、4A、5A、6A和7A的線I-I截取的半導(dǎo)體襯底的截面圖；圖4C、5C、6C和7C是顯示分別沿著圖4A、5A、6A和7A的線II-II截取的半導(dǎo)體襯底的截面圖；圖4D、5D和6D是顯示分別沿著圖4A、5A和6A的線II′-II′截取的半導(dǎo)體襯底的截面圖；和

圖8A-8C是顯示使用根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法形成的浮體單元的一個(gè)示例的視圖，其中圖8A是顯示半導(dǎo)體襯底的平面圖；圖8B是顯示沿著圖8A的線I-I截取的半導(dǎo)體襯底的截面圖；圖8C是顯示沿著圖8A的線II-II截取的半導(dǎo)體襯底的截面圖。