[發明專利]半導體器件的制造方法以及襯底處理裝置

有效

• 申請號: 200910128305.X
• 申請日: 2006-02-15
• 公開（公告）號: CN101527263A
• 公開（公告）日: 2009-09-09
• 發明（設計）人: 宮博信;豐田一行;水野謙和;佐藤武敏;境正憲;淺井優幸;奧田和幸;堀田英樹
• 申請（專利權）人: 株式會社日立國際電氣
• 主分類號: H01L21/31
• 分類號: H01L21/31;H01L21/3105;C23C16/44;C23C16/56
• 代理公司: 北京市金杜律師事務所
• 代理人: 王茂華

本申請是申請日為2006年2月15日、申請號為200680000868.5(國際申請號為PCT/JP2006/302659)、發明名稱為“半導體器件的制造方法以及襯底處理裝置”的發明專利申請的分案申請。?

技術領域

本發明涉及半導體器件的制造方法。?

背景技術

為了制造半導體器件，進行利用CVD(Chemical?Vapor?Deposition：化學氣相沉積)法或ALD(Atomic?Layer?Deposition：原子層沉積)法在低溫下在半導體襯底上形成電介質膜、金屬氧化膜等薄膜。?

然而，在低溫(600℃以下)形成的薄膜中，出現蝕刻速度的增大(檢驗膜質時，對所生成的膜進行蝕刻來評價，若是不致密的膜，則蝕刻速度變大)、實施高溫處理時的膜收縮等問題。因此，希望有制造高質量膜的方法以及裝置。?

因此，本發明的主要目的在于提供一種即使在低溫下形成薄膜時也能形成高質量的薄膜的半導體器件的制造方法以及襯底處理裝置。?

發明內容

根據本發明的一個方式，提供一種半導體器件的制造方法，?

包括：?

第1步驟，對收容于處理室內的襯底供給第1反應物質，使存在于上述襯底表面上的作為反應點的配位基、與該第1反應物質的配位基發生配位基交換反應；?

第2步驟，從上述處理室除去剩余的上述第1反應物質；?

第3步驟，對上述襯底供給第2反應物質，使由上述第1步驟交換后的配位基對反應點發生配位基交換反應；?

第4步驟，從上述處理室除去剩余的上述第2反應物質；以及?

第5步驟，對上述襯底供給由等離子激勵了的第3反應物質，使在上述第3步驟中未對反應點進行交換反應的配位基對反應點發生配位基交換反應，?

反復進行上述第1～第5步驟預定次數，直到在上述襯底表面形成所希望厚度的膜。?

根據本發明的另一方式，提供一種半導體器件的制造方法，?

包括薄膜形成步驟和等離子處理步驟，反復進行上述薄膜形成步驟和上述等離子處理步驟預定次數，直到形成所希望厚度的薄膜，?

其中，上述薄膜形成步驟包括：?

向收容有襯底的處理室內供給第1反應物質，使上述第1物質吸附于上述襯底的表面的步驟；?

從上述處理室除去剩余的上述第1反應物質的步驟；?

向上述處理室內供給第2反應物質，使其與吸附于上述襯底的表面的上述第1反應物質發生反應，形成至少1個原子層的薄膜的步驟；以及?

從上述處理室除去剩余的上述第2反應物質的步驟，?

上述等離子處理步驟，在上述薄膜形成步驟后，為了改善上述薄膜的膜質而向上述處理室內供給由等離子激勵了的氣體。?

根據本發明的另一方式，提供一種半導體器件的制造方法，?

包括薄膜形成步驟和等離子處理步驟，反復進行上述薄膜形成步驟和上述等離子處理步驟預定次數，直到形成所希望厚度的薄膜，?

其中，上述薄膜形成步驟反復進行以下步驟預定次數，在上述襯底上形成數原子層的薄膜，即?

向收容有襯底的處理室內供給第1反應物質，使上述第1物質吸附于上述襯底的表面的步驟；?

從上述處理室除去剩余的上述第1反應物質的步驟；?

向上述處理室內供給第2反應物質，使其與吸附于上述襯底的表面的上述第1反應物質發生反應，形成至少1個原子層的薄膜的步驟；?

從上述處理室除去剩余的上述第2反應物質的步驟，?

上述等離子處理步驟，在上述薄膜形成步驟后，為了改善上述薄膜的膜質而向上述處理室內供給含有氧原子的氣體。?

根據本發明的另一方式，提供一種半導體器件的制造方法，?

包括氧化膜形成步驟和等離子氮化處理步驟，?

其中，上述薄膜形成步驟反復進行以下步驟預定次數，在硅膜上形成所希望膜厚的氧化膜，即，?

對收容了表面露出了上述硅膜的襯底的處理室內供給第1反應物質，使上述第1反應物質吸附于上述硅膜的表面的步驟；?

從上述處理室除去剩余的上述第1反應物質的步驟；?

向上述處理室內供給第2反應物質，使其與吸附于上述硅膜上的上述第1反應物質發生反應，形成至少1個原子層的薄膜的步驟；?

從上述處理室除去剩余的第2反應物質的步驟，?