[發明專利]具有改進應力的中間電介質層的后端互聯電路

有效

• 申請號: 200910127010.0
• 申請日: 2009-03-10
• 公開（公告）號: CN101582409A
• 公開（公告）日: 2009-11-18
• 發明（設計）人: 蔡豪益;劉豫文;陳憲偉;陳英儒;鄭心圃
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L23/522
• 分類號: H01L23/522;H01L23/532;H01L23/528
• 代理公司: 北京市德恒律師事務所
• 代理人: 馬鐵良;張 覲

1.一種集成電路結構，包括：

第一金屬化層，包括：

具有第一k值的第一電介質層；和

在所述第一電介質層中的第一金屬連線；

在所述第一金屬化層之上的第二金屬化層，所述第二金屬化層包括：

具有第二k值的第二電介質層，所述第二k值大于所述第一k值；和

在所述第二電介質層中的第二金屬連線；

在所述第二金屬化層之上的第三金屬化層，所述第三金屬化層包括：

具有第三k值的第三電介質層；和

在所述第三電介質層中的第三金屬連線；以及

在所述第三金屬化層之上的底層鈍化層。

2.根據權利要求1所述的集成電路結構，還包括：

在第一金屬化層下面的附加金屬化層，其中所述附加金屬化層包括：

具有附加k值的附加電介質層，所述附加k值大于所述第一k值；和

在所述附加電介質層中的附加金屬連線。

3.根據權利要求1所述的集成電路結構，其中所述第三k值等于或小于所述第二k值。

4.根據權利要求1所述的集成電路結構，其中，所述第二k值比所述第一k值大12％。

5.根據權利要求1所述的集成電路結構，其中，所述第二金屬化層是中間金屬化層，在所述中間金屬化層下面的第一金屬化層組具有小于所述第二k值的k值，并且在所述中間金屬化層和所述底層鈍化層之間的第三金屬化層組具有不大于所述第二k值的k值。

6.根據權利要求1所述的集成電路結構，其中，所述第二電介質層具有比第一電介質層更高的機械強度。

7.一種集成電路結構，包括：

半導體襯底；?

在所述半導體襯底上面的鈍化層；以及

在所述半導體襯底和所述鈍化層之間的互聯結構，其中所述互聯結構包括多個金屬化層，每個金屬化層包括電介質層和在所述電介質層中的金屬連線，并且其中在所述多個金屬化層中的電介質層包括：

具有第一k值的第一組電介質層；和

在所述第一組電介質層上面的第二組電介質層，其中所述第二組電介質層具有不同于所述第一k值的第二k值；以及

在所述第二組電介質層上面的、具有第三k值的第三組電介質層。

其中，形成所述多個金屬化層中電介質層的電介質材料的k值不大于低k值電介質材料的k值。

8.根據權利要求7所述的集成電路結構，其中，所述互聯結構的中間電介質層在所述第二組電介質層中，并且其中所述第二k值大于所述第一k值和所述第三k值，所述第二組電介質層由介電常數在2.0-2.5之間的特低k電介質材料形成，并且其中所述第一組和第三組電介質層中至少一個由介電常數在2.0以下的超低k電介質材料形成。

9.根據權利要求7所述的集成電路結構，其中，所述互聯結構的中間電介質層在所述第三組電介質層中，并且其中所述第二k值小于所述第一k值和所述第三k值。

10.根據權利要求9所述的集成電路結構，其中，所述第一組電介質層還包括底層金屬化層和上鄰所述底層金屬化層的金屬化層。

11.?一種集成電路結構，包括：

半導體襯底；以及

在所述半導體襯底上面的互聯結構；其中所述互聯結構包括至少7層金屬化層，包括：

第一金屬化層，包括：

具有第一k值的第一電介質層；和

在所述第一電介質層中的第一金屬連線；

在所述第一金屬化層之上的第二金屬化層，其中所述第二金屬化層在所述互聯結構的中間位置且包括：

具有第二k值的第二電介質層，其中所述第二電介質層具有大于所述第一電介質層的機械強度；和

在第二電介質層中的第二金屬連線；以及

在所述第二金屬化層之上的第三金屬化層，所述第三金屬化層包括：

具有第三k值的第三電介質層；和

在第三電介質層中的第三金屬連線。

12.根據權利要求11所述的集成電路結構，其中，所述第二k值大于所述第一k值。

13.根據權利要求11所述的集成電路結構，其中，所述第二電介質層的第二硬度比所述第一電介質層的第一硬度大70MPa。

14.根據權利要求11所述的集成電路結構，還包括：在第一電介質層下面的底層金屬化層，其中在所述底層金屬化層中的電介質層的機械強度接近于第二電介質層的物理強度。?