[發明專利]具有增大尺寸的浮起體的半導體器件及其制造方法

無效

• 申請號: 200910126666.0
• 申請日: 2009-03-10
• 公開（公告）號: CN101567374A
• 公開（公告）日: 2009-10-28
• 發明（設計）人: 吳泰京
• 申請（專利權）人: 海力士半導體有限公司
• 主分類號: H01L27/12
• 分類號: H01L27/12;H01L29/423;H01L29/78;H01L21/84;H01L21/336;H01L21/28
• 代理公司: 北京市柳沈律師事務所
• 代理人: 李昕巍

1.一種半導體器件，帶有堆疊結構的絕緣體上硅(SOI)基板，該堆疊結構包括硅基板、埋入氧化層及硅層，并且該硅層具有柵極形成區域，該半導體器件包括：

鰭狀圖案，形成在該硅層中的該柵極形成區域，并且延伸在溝道寬度方向上，其中該鰭狀圖案延伸在該溝道寬度方向上的下端部寬度大于該鰭狀圖案延伸在該溝道寬度方向上的上端部的寬度；

柵極，覆蓋該鰭狀圖案；以及

接合區域，形成在該柵極兩側的該硅層中。

2.如權利要求1所述的半導體器件，其中，該上端部的寬度范圍為30～40nm，該下端部的寬度范圍為50～70nm。

3.如權利要求1所述的半導體器件，其中，該接合區域的每一個都具有其濃度由該硅層表面向埋入氧化層逐漸減低的濃度梯度。

4.如權利要求1所述的半導體器件，還包括：

層間絕緣層，形成在形成有該柵極和該接合區域的該絕緣體上硅基板上；以及

接觸插頭，形成在該層間絕緣層內，以與該接合區域接觸。

5.如權利要求4所述的半導體器件，其中，該接觸插頭包括濃度為1.0×10²⁰～2.0×10²⁰離子/cm³的多晶硅層。

6.一種半導體器件的制造方法，該半導體器件具有包括硅基板、埋入氧化層和硅層的堆疊結構的絕緣體上硅基板，并且該硅層具有延伸在溝道寬度方向上的柵極形成區域，該方法包括如下步驟：

將該絕緣體上硅基板的該硅層蝕刻，以限定有源區域；

將該有源區域中該柵極形成區域的兩側邊緣部分凹入，該邊緣部分在該溝道寬度方向上彼此相對，以形成下端部寬度大于上端部的鰭狀圖案；

形成覆蓋該鰭狀圖案的柵極；以及

在該柵極兩側的有源區域中形成接合區域。

7.如權利要求6所述的方法，其中，所述形成鰭狀圖案的步驟包括：

在該有源區域上形成露出柵極形成區域兩側邊緣部分的掩模圖案；

以該掩模圖案為蝕刻掩模，將該有源區域的該露出部分凹入；以及去除該掩模圖案。

8.如權利要求7所述的方法，其中，執行將該有源區域的該露出部分凹入的步驟，使得該有源區域的該露出部分去除300～500的厚度。

9.如權利要求6所述的方法，其中，該鰭狀圖案形成為使得上端部具有30～40nm的寬度，下端部具有50～70nm的寬度。

10.如權利要求6所述的方法，還包括：在所述形成該鰭狀圖案的步驟后，且在形成覆蓋該鰭狀圖案的該柵極的步驟前，在該鰭狀圖案以外的其它有源區域表面上形成襯墊絕緣層的步驟。

11.如權利要求6所述的方法，其中，該接合區域通過將N型雜質以1.0×10¹³～1.0×10¹⁴離子/cm²的劑量進行離子注入來形成。

12.如權利要求6所述的方法，其中，該接合區域通過將N型雜質以20～50keV的能量進行離子注入來形成。

13.如權利要求6所述的方法，其中，每個接合區域具有以其濃度由該有源區域的表面向該埋入氧化層逐漸減低的濃度梯度。

14.如權利要求6所述的方法，在形成該接合區域的步驟后，還包括：

在形成有該柵極和該接合區域的該絕緣體上硅基板上形成層間絕緣層以填充圍繞該柵極的空間；

將該層間絕緣層進行蝕刻以形成使每個接合區域露出的接觸孔；以及

在每個接觸孔中形成接觸插頭，使得該接觸插頭與該接合區域接觸。

15.如權利要求14所述的方法，其中，該接觸插頭由濃度為1.0×10²⁰～2.0×10²⁰離子/cm³的多晶硅層形成。