[發明專利]具有糾錯處理功能的通訊適配器及其應用

無效

• 申請號: 200910117140.6
• 申請日: 2009-06-24
• 公開（公告）號: CN101588222A
• 公開（公告）日: 2009-11-25
• 發明（設計）人: 陶維青;張巧云
• 申請（專利權）人: 合肥工業大學
• 主分類號: H04L1/00
• 分類號: H04L1/00
• 代理公司: 安徽省合肥新安專利代理有限責任公司
• 代理人: 何梅生

1.一種具有糾錯處理功能的通訊適配器，采用數字信號處理器DSP以及相應設置的電 源管理模塊、有源晶振模塊和看門狗模塊；其特征是所述數字信號處理器DSP的串行接收 接口SCIARXD及串行發送接口SCIBTXD分別通過電平轉換模塊MAX3221與RS232接 口連接，所述RS232接口分別在通訊適配器與外部發送終端和外部接收終端之間進行連接； 在所述數字信號處理器DSP的通用目的數字量輸入輸出口GPIO分別設置有接收狀態指示 模塊、接收端波特率顯示模塊、發送狀態指示模塊、發送端波特率顯示模塊、用于指示在利 用BCH碼進行糾錯時的糾錯處理位數指示模塊，以及用于設置所述數字信號處理器DSP 的串行接收接口SCIARXD和串行發送接口SCIBTXD的波特率、校驗方式以及糾錯處理位 數的按鍵模塊；

所述具有糾錯處理功能的通訊適配器應用于數據傳輸，具體包括：

設定外部發送終端的波特率為f1，外部接收終端的波特率為f2；

當f1＝f2＝f時，所述數字信號處理器DSP的串行接收接口SCIARXD以f的波特率接收 外部發送終端所發送的數據，然后將串行接收接口SCIARXD所接收的數據通過串行發送 接口SCIBTXD以f的波特率向外部接收終端傳送；

當f1＞f2時，所述數字信號處理器DSP的串行接收接口SCIARXD以f1的波特率接收 外部發送終端所發送的數據，然后將串行接收接口SCIARXD所接收的數據通過串行發送 接口SCIBTXD以f2的波特率向外部接收終端傳送，對于沒有發送完的數據被暫存在存儲 器中等待串行發送接口SCIBTXD中的堆棧空閑，依次發送串行接收接口SCIARXD所接收 的數據；

當f1＜f2時，所述數字信號處理器DSP的串行接收接口SCIARXD以f1的波特率接收 外部發送終端所發送的數據，然后將串行接收接口SCIARXD所接收的數據通過串行發送 接口SCIBTXD以f2的波特率向外部接收終端傳送，或者將串行接收接口SCIARXD所接 收的數據暫存在存儲器中，當數據存儲到可以以f2的波特率發送給外部接收終端，一次性 完成發送；

所述具有糾錯處理功能的通訊適配器還應用于數據通訊系統中，具體包括：

分別設置所述通訊適配器為采用BCH碼的編碼器和采用BCH碼的譯碼器；

所述編碼器的編碼數據處理方法為：

設定所述數字信號處理器DSP的串行接收接口SCIARXD所接收到的數據位數為I；

當I≤32時，按(63，36，5)的BCH碼的形式對所接收到的數據進行編碼；

當32＜I≤192時，按(255，199，7)的BCH碼的形式對所接收到的數據進行編碼；

當I＞192時，首先對所述數字信號處理器DSP的串行接收接口SCIARXD所接收的數 據以192位進行分組，然后對于各組，設定每組的位數為J：

當J≤32時，按(63，36，5)的BCH碼的形式進行編碼；

當32＜J≤192時，按(255，199，7)的BCH碼的形式進行編碼；

所述譯碼器的譯碼數據處理方法為：

設定所述數字信號處理器DSP的串行接收接口SCIARXD所接收到的數據位數為M；

當M＝63時，按(63，36，5)的BCH碼的形式對所接收到的數據進行譯碼；

當M＝255時，按(255，199，7)的BCH碼的形式對所接收到的數據進行譯碼；

當M＞255時，首先對所述數字信號處理器DSP的串行接收接口SCIARXD所接收的數 據以255位進行分組，然后對于各組，設定每組的位數為N：

當N＝63時，按(63，36，5)的BCH碼的形式進行譯碼；

當N＝255時，按(255，199，7)的BCH碼的形式進行譯碼。

2.根據權利要求1所述具有糾錯處理功能的通訊適配器，其特征是：

在以所述(63，36，5)的BCH碼的形式進行編碼時，每次編碼的最多處理位數為36 位，最后的4位用于表示每次編碼處理的數據字節數；

在所述以(255，199，7)的BCH碼的形式進行編碼時，每次編碼的最多處理位數為 199位，最后7位用于表示每次編碼處理的數據字節數。