[發明專利]基于正交頻分復用的基帶解調芯片電路

有效

• 申請號: 200910112562.4
• 申請日: 2009-09-24
• 公開（公告）號: CN101667986A
• 公開（公告）日: 2010-03-10
• 發明（設計）人: 張善旭;陳麗君
• 申請（專利權）人: 福州瑞芯微電子有限公司
• 主分類號: H04L27/26
• 分類號: H04L27/26;H04N5/455
• 代理公司: 福州市鼓樓區京華專利事務所（普通合伙）
• 代理人: 翁素華

1.一種基于正交頻分復用的基帶芯片，調諧器的信號經過模數轉換器變 為數字信號輸入給基帶芯片，其特征在于：在現有基帶芯片的內部輸入接口 處添加了合并模塊和混頻模塊，調諧器的信號經過模數轉換器變為數字信號 后，依次通過所述合并模塊和混頻模塊將輸入信號統一為同相分量和正交分 量交替傳輸的單路基帶信號；

所述合并模塊包括異步FIFO存儲器、第一2路復用器、寄存器、第二2 路復用器、以及補碼子模塊；

片外輸入的數據分兩路同時進入異步FIFO存儲器以及第一2路復用器， 片外給模數轉換器的時鐘作為異步FIFO的輸入時鐘，基帶芯片內部時鐘作 為異步FIFO的輸出時鐘，異步FIFO存儲器的輸出也輸入到第一2路復用器；

片外時鐘選擇信號作為第一2路復用器的選擇信號，選擇第一2路復用 器的輸出是片外輸入的數據，還是異步FIFO存儲器輸出的數據，這樣，第 一2路復用器的輸出信號被統一到基帶芯片內部的時鐘域；

為了不丟數據，基帶芯片內部的時鐘頻率需要大于基帶芯片外的時鐘頻 率；異步FIFO存儲器在快滿時開始輸出，在快空時停止輸出；控制異步FIFO 存儲器輸出的信號同時作為數據有效信號，后續模塊只在數據有效時對數據 進行處理；如果選擇片外輸入的數據作為第一2路復用器的輸出，即不使用 異步FIFO存儲器，則數據有效信號一直為1；

第一2路復用器的輸出信號同時進入寄存器以及第二2路復用器，寄存 器的輸出也進入第二2路復用器，用基帶芯片內部時鐘的二分頻產生一個同 相、正交索引信號iq_index，將該信號和合并模塊的使能信號merge_en相與 產生的選擇信號merge_sel作為第二2路復用器的選擇信號，當第二2路復用 器的輸入數據為2路時，第二2路復用器將2路信號合并成1路，當輸入數 據為1路時，輸入數據需要接到同相分量那路，將merge_en置0，則merge_sel 為0，則輸入數據直接輸出；

經過第二2路復用器合并后的數據變為同相分量和正交分量交替傳輸的 單路基帶信號，再經過補碼子模塊統一變為補碼格式；

所述混頻模塊是在現有一般的混頻模塊基礎上增加了一個2路復用器， 將一般混頻模塊的輸入和輸出分別接在2路復用器的輸入端。

2.如權利要求1所述的基于正交頻分復用的基帶芯片，其特征在于：所 述補碼子模塊是將數據的最高位與偏移碼標志位進行異或，如果輸入數據為 補碼，則偏移碼標志位配為0，異或后數據保持不變，如果輸入數據為偏移 碼，則偏移碼標志位配為1，異或后數據變為補碼。

3.如權利要求1所述的基于正交頻分復用的基帶芯片，其特征在于：由 零中頻標志信號來選擇是否要進行混頻，如果零中頻標志為1，則不需要進 行混頻，直接將輸入數據輸出，如果零中頻標志為0，則需要進行混頻，將 一般混頻模塊的輸出數據輸出。

4.如權利要求1所述的基于正交頻分復用的基帶芯片，其特征在于：所 述基帶芯片輸出給模數轉換器的內部時鐘的二分頻和內部時鐘的二分頻產生 的同相、正交索引信號iq_index均通過寄存器控制其是否取反。

5.如權利要求1所述的基于正交頻分復用的基帶芯片，其特征在于：所 述基于正交頻分復用的基帶芯片的接口為10位，支持雙通道，具有20位的 輸入數據線，分別對應同相分量的10位和正交分量的10位。