[發明專利]安全JTAG模塊及保護芯片內部信息安全的方法

有效

• 申請號: 200910109145.4
• 申請日: 2009-07-29
• 公開（公告）號: CN101620656A
• 公開（公告）日: 2010-01-06
• 發明（設計）人: 王良清;張鵬
• 申請（專利權）人: 深圳國微技術有限公司
• 主分類號: G06F21/00
• 分類號: G06F21/00
• 代理公司: 深圳市康弘知識產權代理有限公司
• 代理人: 胡朝陽;孫潔敏

技術領域

本發明涉及SOC芯片JTAG端口的安全控制技術，尤其是涉及一種對SOC芯片內部的 處理器JTAG電路、儲存器測試電路和全掃描鏈測試電路進行安全控制的安全JTAG電路， 以及應用該安全JTAG電路來實現保護芯片內部信息安全的方法。

背景技術

測試和調試是SOC(System-on-Chip)芯片設計與生產過程中一個重要環節。測試用來 確保SOC芯片能正常工作，調試的目的主要是便于芯片的應用開發或故障跟蹤分析。

針對SOC芯片集成的處理器(中央處理器、微處理器)的調試主要采用JTAG(Join?Test? Action?Group)端口。用戶通過JTAG端口可以控制處理器執行用戶期望的指令，從而實現 對總線地址的訪問。因此，用戶通過JTAG端口可以修改或獲取總線地址所存儲的內容。JTAG 端口也被用來實現邊界掃描鏈測試。用戶通過JTAG端口控制芯片的管腳，對芯片施加特定 的激勵，驅動芯片完成特定的操作，也可能修改或獲取芯片內部的信息。除了邊界掃描鏈測 試以外，存儲器測試和全掃描鏈測試是SOC芯片最常見的測試技術。用戶通過存儲器測試 可能獲得芯片內置存儲器的內容；用戶通過全掃描鏈測試，能修改或獲取芯片內部寄存器的 內容。

作為安全芯片，以上的調試端口和測試電路將嚴重威脅芯片內部的數據安全。既要考慮 芯片測試和調試的方便性，又要保證芯片內部數據的安全性，是SOC安全芯片必須考慮的 問題。現有技術對SOC芯片調試的安全隱患多有考慮，但測試整體的安全性考慮不足。

比如，申請號為200410003197和200610050898的中國專利申請，其分別提供一種從芯 片調試的角度解決上述的JTAG端口導致的安全隱患的技術方案，但存在如下缺陷：此兩個 專利申請提供的技術方案適用于一次性大批量編程，不便于個性化發行和多方開發；這里的 個性化發行，指在JTAG受保護的情況下，用戶A通過JTAG端口只能訪問用戶A能訪問的 內容，而不能訪問用戶B可以訪問的內容；另外，此兩個專利申請只提供關或開兩種選擇， 不利用產品化后芯片故障的跟蹤分析。又如，申請號為200610117452的中國專利申請，其 引入認證概念，雖然可以實現個性化發行，但依然不便于多方開發，且增加了JTAG接口的 復雜度，且不具備完全關閉JTAG端口的功能，依然存在用戶通過JTAG端口攻擊芯片的危 險，不滿足特定用戶完全關閉JTAG端口的安全需求。

現有技術不能有效提高其它測試技術的安全性，比如存儲器測試和全掃描鏈測試。用戶 可能在芯片運行的某一特定時刻，通過存儲器測試技術，獲取或修改芯片內部存儲器中影響 系統安全特性的內容；用戶也可以驅動芯片進入全掃描鏈測試模式，獲取或修改芯片內部寄 存器的內容，從而獲取芯片的機密數據。用戶甚至有可能通過全掃描鏈測試技術，打開本來 已關閉的JTAG端口，從而讓JTAG端口保護措施失效。

因此，為了確保SOC安全芯片在測試和調試過程中的安全性和方便性，必須采用一些 新的方法。

發明內容

本發明的目的提供了一種高安全、易使用、實現簡單的安全JTAG電路，以及應用該安 全JTAG電路來實現保護芯片內部信息安全的方法，確保SOC芯片在測試和調試過程中的 安全性和方便性，從而保護芯片內部數據的安全。

為解決本發明的技術問題，本發明采用了如下技術方案：一種安全JTAG電路，其包括：

存儲安全配置信息的非易失性介質206，該安全配置信息包括保護對象的安全屬性、模 糊化密碼B和公開信息；

于芯片上電時從非易失性介質206讀取安全配置信息進行自動裝載并配置的裝載電路 205；

記錄裝載電路205裝載的安全配置信息中的安全屬性，根據安全屬性的訪問限制模式對 應輸出2個指示信號的安全屬性控制寄存器214；

連接在JTAG端口1與芯片內部的保護對象之間的TAP控制器201、第一選擇器207和 第二選擇器211；

在訪問限制模式為密碼保護模式時受計時器202控制接通的開關203，該開關203連接 在TAP控制器201的輸出端與用于驗證用戶輸入的明文密碼與模糊化密碼B是否一致的密 碼驗證電路之間；