[發明專利]一種多處理器互連網絡檢測的方法

無效

• 申請號: 200910108113.2
• 申請日: 2009-06-23
• 公開（公告）號: CN101662395A
• 公開（公告）日: 2010-03-03
• 發明（設計）人: 吳慶家;陳葉鵬
• 申請（專利權）人: 中興通訊股份有限公司
• 主分類號: H04L12/26
• 分類號: H04L12/26;H04L29/06
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及多處理器計算機技術，特別是涉及多處理器服務器系統中互連網絡檢測的方法。

背景技術

具有兩個或更多個獨立處理器的計算機系統被稱為多處理器系統，處理器之間通過傳輸通道連接，可共享也可獨立擁有存儲器和外設。多處理器計算系統可以通過不同的體系結構設計出來，但目前其架構主要分為以下三種：對稱多處理器SMP(Symmetric?Multi?Processing)、非均衡存儲器訪問體系結構NUMA(Non?Uniform?Memory?Architectures)、充分均衡存儲器組織SUMO(Sufficiently?Uniform?Memory?Organization)。

任意兩個處理器之間的傳輸通道構成了多處理器系統的互連網絡。當多處理器系統進行并行處理時，可以通過互連網絡在各處理器之間不斷的傳輸地址、數據或同步分組信息，使得每個處理器與執行該進程的其他處理器協調工作。

通常情況下，系統原理圖準確的描述了多處理器系統的互連網絡，但通過閱讀原理圖來獲取系統的互連網絡是一件困難的事情。而且在實際的工作中，或許某兩個處理器之間的傳輸通道出現故障，或許某個處理器的槽位處于空置狀態，這都會給最終的互連網絡帶來不確定性。由于以上問題，需要有種方法能快速準確的檢測多處理器系統的互連網絡。

專利號為CN200810002268.3的發明專利披露了用于對稱多處理器互連的方法，其通過一個獨立的控制器將各個處理器依次指定為主設備處理器，并向其他處理器發送數據分組來獲取多處理器間的互連網絡，然后通過互連矩陣計算傳輸路徑。但該方法僅適用于對稱式多處理器系統，這種通過標識的功能性通信連接來創建路徑映射的方法，不能應用于更復雜的多處理器系統的網絡檢測。

發明內容

由于現有多處理器互連網絡檢測方法只能局限于檢測對稱多處理器的互連網絡，本發明所要解決的技術問題在于提供一種適用性更廣泛，能應用于包括但不限于對稱多處理器Symmetric?Multi?Processing(SMP)、非均衡存儲器訪問體系結構Non?Uniform?Memory?Architectures(NUMA)、充分均衡存儲器組織Sufficiently?Uniform?Memory?Organization(SUMO)架構等更復雜的多處理器系統網絡檢測的方法。

為解決上述問題，本發明公開了一種多處理器互連網絡檢測方法，包括以下步驟：

建立鄰接關系的步驟，所有處理器之間通過相互發送包含鄰居列表的Hello數據包建立鄰接關系；

同步鏈路狀態數據的步驟，每個處理器均維護一個描述互連網絡拓撲結構的鏈路狀態數據，所有處理器之間通過交換鏈路狀態數據包來刷新自身的鏈路狀態數據以進行鏈路狀態數據的同步。

采用本發明公開多處理器互連網絡檢測方法，，可以靈活快速的檢測到SMP、NUMA和SUMO等各種復雜的多處理器系統的現有的有效處理器網絡拓撲結構。

進一步地，上述方法還包括：

路徑選擇步驟，所有處理器利用同步后的鏈路狀態數據，采用最短路徑算法以自己為根節點計算出各自的路由表，所述路由表包含該處理器所能到達的目的處理器以及到達該目的處理器所要轉發的下一個處理器；

任一處理器接收到數據分組后，解析其目的處理器并查找本地的路由表，以決定轉發的下一個處理器。

采用上述路徑選擇后，從源處理器和目標處理器之間的傳輸可能存在的多條路徑中選擇最短的路徑，使傳輸速度最快、系統的運行效率最高。

附圖說明

圖1是基于SUMO架構的8路多處理器系統示意圖；

圖2是多處理器系統的網絡拓撲結構圖；

圖3是多處理器系統初始化流程圖；

圖4是鄰接關系建立的工作流程圖；

圖5是鏈路狀態數據同步的工作流程圖；

圖6是處理器A的路由選擇拓撲圖；

具體實施方式

下面結合附圖對本發明作詳細描述。

如附圖1所示，以基于AMD公司Opteron芯片的SUMO架構的8路多處理器服務器系統100來說明多處理計算機系統的設計架構。由于Opteron處理器集成了3條HT超線程總線，每個Opteron處理器最多可連接3個其他的Opteron處理器，所以根據SUMO架構可衍生出更為復雜的多處理器系統，