[發明專利]箝位保護電路及使用所述箝位保護電路的PFC控制電路

有效

• 申請號: 200910106206.1
• 申請日: 2009-03-20
• 公開（公告）號: CN101841228A
• 公開（公告）日: 2010-09-22
• 發明（設計）人: 譚潤欽;郭麗芳;谷文浩
• 申請（專利權）人: 輝芒微電子(深圳)有限公司
• 主分類號: H02M1/08
• 分類號: H02M1/08;H02M1/42
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 郭偉剛

技術領域

本發明涉及開關電源電路，更具體地說，涉及PFC控制電路中的箝位保護電路及使用所述箝位保護電路的PFC控制電路。

背景技術

箝位保護電路，顧名思義，是為了保證電路某部分的電位不超過箝位值，以保證電路安全正常工作，而不至于損壞器件，破壞電路功能等。常用的箝位保護分高箝位保護與低箝位保護，其廣泛地運用于模擬電路，尤其是電源管理芯片電路中，如AC-DC轉換器，PFC控制器等。

在臨界導通模式升壓有源功率因數校正(PFC)控制芯片的典型應用中，過零檢測模塊檢測升壓電感電流過零點，當檢測到電感電流過零時，控制功率開關管導通，觸發新的開關周期，保證PFC工作在臨界導通模式，減小開關損耗與噪聲。過零檢測模塊通常通過檢測變壓器副邊電位來實現，如圖1中升壓模塊10所示。當功率開關管Q導通時，經過整流后的交流電壓Vg(t)對電感Lb充電，輸出端的二極管D反偏，輸出電容Co給負載供電，電感電流線性增加，Vz的電位為-Vg(t)/n，n為變壓器扎數比；當功率開關管Q斷開時，電感電流不能突變，電感兩端的極性反向，輸出端二極管D正偏，電感Lb向負載和輸出電容放電，此時Vz的電位為(Vo-Vg(t))/n。交流輸入電壓有效值通常在85V到265V之間變化，Vz的電位就會在正負十幾伏甚至幾十伏之間變化，若Vz直接加到PFC控制芯片的引腳ZCD上，則對PFC控制芯片內部的器件耐壓能力要求很高，這在普通的工藝條件下較難實現，或者實現電路復雜，所需版圖面積很大。為了能用普通的工藝與器件來實現，簡化電路，需要引入箝位保護電路，以保護芯片內部的器件不被燒壞。

高箝位常用齊納穩壓二極管實現，當箝位點電位高于齊納管反偏擊穿電壓時，齊納管擊穿，將電位箝在一個相對固定值。低箝位保護電路常用如圖1中100電路來實現。當Vz電位為負時，隔離高壓器件106導通，拉低器件104柵極電位，產生支路電流I1，高壓器件105鏡像放大104支路電流I1形成支路電流I2，I1與I2在箝位點ZCD匯合成低箝位電流I流經電阻R1，從而將ZCD腳的低電位箝制在NodeA-Vgs(106)電位上，而不至于燒毀芯片內部的器件。然而，在不同的應用中Vz的變化范圍大，低箝位電流I在幾十微安至幾毫安之間變化，在電路設計中常由外部高壓電源Vcc提供，圖1100中器件101，104，105，106均是高壓管，版圖面積比較大，成本較高。器件106，104，105是電壓控制器件，隨著箝位電流變化，伴隨工藝的偏差，溫度的變化等，這種低箝位保護電路的箝位電平精度較差。且器件105的源極與漏極跨接在ZCD引腳與Vcc引腳之間，在靜電放電(ESD)過程中極易形成通路，損壞器件，破壞低箝位的作用，這給靜電放電保護設計帶來困難。

因此，需要一種可提高箝位電平精度，簡化設計，減小版圖面積的箝位保護電路。

發明內容

本發明要解決的技術問題在于，針對現有技術的上述缺陷，提供一種可提高箝位電平精度，簡化設計，減小版圖面積的箝位保護電路。

本發明解決其技術問題所采用的技術方案是：構造一種箝位保護電路，其特征在于，所述箝位保護電路包括：

用于接收高壓電源供電并輸出低壓電壓的高壓隔離模塊；

用于接收所述高壓隔離模塊的輸出低壓電壓并實現箝位保護的低壓箝位模塊；

以及用于為所述高壓隔離模塊和低壓箝位模塊提供低壓偏置的低壓偏置模塊。

在本發明所述的箝位保護電路中，所述低壓偏置模塊包括：

用于為所述高壓隔離模塊提供低壓偏置的第一偏置模塊和用于為所述低壓箝位模塊提供低壓偏置的第二偏置模塊。

在本發明所述的箝位保護電路中，所述高壓隔離模塊包括高壓隔離晶體管、第一二極管；其中所述高壓隔離晶體管的柵極連接到所述第一偏置模塊的第一輸出端、源極和襯底連接到所述低壓箝位模塊的輸入端、漏極連接到高壓電源，所述第一二極管的陽極接地、陰極連接到所述低壓箝位模塊的輸入端。

在本發明所述的箝位保護電路中，所述低壓箝位模塊包括第一開關管，所述第一開關管的基極連接到所述第二偏置模塊的第二輸出端、集電極為所述低壓箝位模塊的輸入端并連接到所述高壓隔離晶體管的源極和襯底，發射極連接到箝位點。