[發明專利]一種時鐘產生電路

無效

• 申請號: 200910101064.X
• 申請日: 2009-08-03
• 公開（公告）號: CN101989848A
• 公開（公告）日: 2011-03-23
• 發明（設計）人: 梁駿;黃鳳嬌;夏寶林
• 申請（專利權）人: 杭州國芯科技股份有限公司
• 主分類號: H03K3/02
• 分類號: H03K3/02;H03K5/00;H03L7/00
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本方法屬于電路領域，特別涉及一種時鐘產生電路。

背景技術

隨著科技的進步，電子產品對內部時鐘個數的要求越來越多，對時鐘分配方案的要求也越來越復雜。時鐘產生電路是集成電路特別是片上系統(SoC)的關鍵組成部分，時鐘產生電路設計的好壞直接影響著系統穩定性和產品質量。

目前常見的時鐘產生電路結構如圖1所示，由若干個分頻時鐘和選擇器組成，選擇器的輸入端為原始時鐘信號、以及原始時鐘信號的各個分頻時鐘信號，選擇器的選擇信號為分頻比信號，輸出為所要求的特定頻率的輸出時鐘。

如圖1所示的時鐘產生電路，其缺點在于：原始時鐘信號產生的不同的分頻時鐘信號經過不同的時鐘分頻電路，一方面，由于不同時鐘分頻電路路徑的延時不同，導致系統在切換時鐘時輸出的時鐘產生信號邊沿抖動，不利于系統穩定工作；另一方面，時鐘分頻電路的路徑很長，導致芯片設計的難度增加。

發明內容

針對現有技術的不足，本發明提出一種時鐘產生電路。

一種時鐘產生電路，其特征在于：包括開關信號產生電路和時鐘再生電路，所述開關信號產生電路根據輸入的原始時鐘信號和分頻比信號產生時鐘開關信號，并將時鐘開關信號輸出到時鐘再生電路；所述時鐘再生電路，根據輸入的原始時鐘信號和時鐘開關信號產生輸出時鐘。

其中，所述時鐘產生電路的開關信號產生電路，其特征在于：包含周期時鐘開關信號產生電路、1∶1分頻判斷器和時鐘開關選擇電路，所述周期時鐘開關信號產生電路根據輸入的原始時鐘信號和分頻比信號產生周期時鐘開關信號，并將周期時鐘開關信號輸出至時鐘開關選擇電路；所述1∶1分頻判斷器判斷輸入的分頻比信號，并將輸出的1∶1分頻比有效信號輸出至時鐘開關選擇電路；當分頻比信號是1∶1分頻時，1∶1分頻判斷器輸出的1∶1分頻比有效信號為有效，當分頻比信號不是1∶1分頻時，1∶1分頻判斷器輸出的1∶1分頻比有效信號為無效；所述時鐘開關選擇電路當1∶1分頻有效信號為有效時，輸出恒為1的時鐘開關信號，當1∶1分頻有效信號為無效時，輸出周期時鐘開關信號。

所述時鐘產生電路的開關信號產生電路，其特征在于：可產生分頻比為1∶n的時鐘開關信號(n為大于等于1的整數)；當分頻比信號要求產生分頻比為1∶1的時鐘時，可產生恒定有效的時鐘開關信號；當分頻比信號要求產生1∶n(n為大于1的整數)的時鐘時，可產生周期長度為n個原始時鐘長度的周期時鐘開關信號。

其中，所述開關信號產生電路，其特征在于：所述時鐘開關信號在一個周期內有一個長度為原始時鐘周期長度的有效電平；

其中，所述開關信號產生電路，其特征在于：通過判斷分頻比是否為1∶1來選擇恒定的時鐘開關信號或周期的時鐘開關信號；

所述時鐘產生電路的開關信號產生電路中的周期時鐘開關信號產生電路，其特征在于：包含計數器和比較器，所述計數器輸入端連接原始時鐘信號，在不復位的條件下每收到一個時鐘就增加一個計數；所述計數器輸出計數信號作為比較器的輸入；所述比較器的另一路輸入為分頻比信號，比較器對計數信號和分頻比信號進行比較，當計數信號與分頻比信號相同時令周期時鐘開關信號有效，當計數信號與分頻比信號不同時，令周期時鐘開關信號無效；周期時鐘開關信號反饋至所述計數器的復位端，當周期時鐘開關信號為有效時對計數器進行復位。

所述周期時鐘開關信號產生電路，其特征在于：通過計數器與輸入的分頻比信號相比較，產生n分頻的周期信號(n為大于1的整數)。

其中，所述周期時鐘開關信號產生電路的比較器，可以是減法器和或非門；也可以是異或和或非門。

所述時鐘產生電路的時鐘再生電路，其特征為：包含時序調整電路和門控電路，所述時序調整電路根據輸入的原始時鐘信號的相位調整周期時鐘開關信號的相位，獲得調整后的時鐘開關信號并輸出至門控電路，所述門控電路將調整后的時鐘開關信號與原始時鐘信號進行邏輯運算，最后得到輸出時鐘。

其中，所述調整后的時鐘開關信號的特征為：信號跳變沿發生在原始時鐘信號為低電平時；

其中，所述門控電路可以為或門、與門或組合邏輯電路；

其中，所述時鐘再生電路，其特征在于：根據輸入的周期時鐘開關信號的有效與否對輸入的原始時鐘脈沖進行通過或不通過處理，得到最終輸出時鐘；

其中，所述時鐘再生電路，其特征在于：通過時序調整電路產生在時鐘電平作為門控電路的門控信號，低電平有效；當門控信號有效時，使輸入時鐘脈沖通過并輸出在時鐘輸出端口上；當門控信號無效時，關閉時鐘脈沖，使時鐘輸出端口保持固定低電平。