[發明專利]嵌入式處理器的片上高性能DMA有效
| 申請號: | 200910095582.5 | 申請日: | 2009-01-22 |
| 公開(公告)號: | CN101556565A | 公開(公告)日: | 2009-10-14 |
| 發明(設計)人: | 嚴曉浪;徐鴻明;葛海通;孟建熠 | 申請(專利權)人: | 杭州中天微系統有限公司 |
| 主分類號: | G06F13/28 | 分類號: | G06F13/28 |
| 代理公司: | 杭州天正專利事務所有限公司 | 代理人: | 王 兵;王利強 |
| 地址: | 310012浙江省杭州市西湖*** | 國省代碼: | 浙江;33 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 嵌入式 處理器 片上高 性能 dma | ||
技術領域
本發明涉及一種嵌入式處理器的片上DMA。
背景技術
隨著集成電路設計進入片上系統時代,嵌入式系統的功能不斷增強,應用也越來越廣泛,嵌入式系統也越來越多地出現在日常生活中,涉及從數碼相機、通信設備、媒體播放器到汽車電子等廣泛領域;而隨著硬件技術的快速發展,實時嵌入式系統的復雜程度也在日益提高,應用領域也在不斷擴展,這就要求嵌入式系統的設計方法更加成熟,實時性更強和可靠,而且可預見性更高。
現代高性能的硬件都使用了cache技術來彌補CPU和內存間的性能差距,但是cache卻嚴重影響了實時性,指令或數據在cache中的執行時間和不在cache中的執行時間差距是非常巨大的,可能差幾個數量級,很大程度上限制了芯片整體性能的提升,因此為了保證執行時間的確定性和可預測性,來滿足實時需要,片上存儲器(scratch?padmemory,簡稱SPM)技術應運而生。與由硬件管理的Cache相比,采用適當的軟件優化方法來管理SPM,可使SPM的性能、功耗和面積都優于高速緩存,適合用于對于實時性要求較高的嵌入式系統。由于訪問SPM的時間比訪問片外存儲器的時間要小得多,而且不存在命中率的問題,所以把程序的一部分從片外存儲器搬移到SPM中可以大大減少應用程序的運行時間。通過將程序的基本塊、數據、常量或經常用到的程序段搬到片上存儲器,并盡可能重復利用這些已經轉移到片上的數據,有效地減少片外存儲器與片上存儲器之間的數據轉移,可充分提高實時嵌入式應用的運行速度并降低功耗。
現有的DMA內部都設有幾個傳輸通道,控制邏輯復雜度較高,硬件開銷比較大,且沒有相應的數據緩沖器來實現片上存取器與系統總線之間的背靠背傳輸,導致片上存儲器和片外存儲器之間的數據傳輸速率相對較低。若DMA需要操作時,DMA控制器會向CPU發出占用總線的請求,當總線請求成功后,CPU已經將總線使用權交給DMA控制器,可以進行數據傳輸,但在DMA傳輸過程中,CPU便占不到總線,因此會嚴重制約處理器的流水線性能。此外現有的DMA用戶接口的可配置性比較差,擴展性也不靈活,在不同的系統下移植性差。
發明內容
為了克服已有的嵌入式處理器的片上DMA的開發難度較大、復雜度較高、硬件開銷大、數據傳輸速率相對較低、擴展性不強的不足,本發明提供一種開發難度較低、復雜度較低、用戶可配置性和擴展性靈活、系統移植方便、提高數據傳輸速率及提升嵌入式處理器性能的片上高性能DMA。
本發明解決其技術問題所采用的技術方案是:
一種嵌入式處理器的片上高性能DMA,所述片上高性能DMA包括:雙向傳輸的數據緩存器,用于緩存從片上存儲器讀取的數據、向總線接口單元發送的數據、從總線接口單元接收的數據以及向片上存儲器寫入的數據;數據大小端轉換器,用于當讀取到片上存儲器的數據或接收到總線接口的數據后,進行大小端轉換;DMA控制器,用于在每一次新的數據傳輸開始時初始化狀態寄存器、控制寄存器、起始地址寄存器和數據量寄存器,當一次批量數據傳輸成功或發生錯誤中止時更新相應的狀態寄存器,或向CPU發起中斷請求;DMA傳輸地址產生邏輯模塊,用于在傳輸過程中通過DMA內部硬件邏輯的狀態控制,并根據用戶配置的傳輸大小,自動計算出下一個數據在片內外存儲器上的傳輸地址,并根據片內地址產生片上存儲器的片選及讀寫信號,同時更新數據量計數器,直到計數器變為零;總線傳輸發送和接收器,用于與總線接口單元連接,進行數據傳輸。
作為優選的一種方案:所述的片上高性能DMA還包括:傳輸模式選擇模塊,用于設置固定地址傳輸和非固定長度的突發傳輸兩種模式的選擇位,默認設置為非固定長度的突發傳輸,對片外存儲器進行數據搬運;固定地址傳輸模式中,片外存儲器訪問地址固定不變,對片外外設的FIFO進行數據搬運;在傳輸過程中,支持兩種模式的動態切換。
進一步,所述的片上高性能DMA還包括:虛擬地址到物理地址的動態轉換模塊,用于將片外存儲器虛擬地址經內存管理單元映射成物理地址之后,通過總線接口單元發起傳輸操作訪問片外存儲器。
更進一步,所述的片上高性能DMA還包括:DMA總線傳輸中止與恢復邏輯模塊,用于設置DMA占用總線接口的優先級低于處理器訪問的優先級,若DMA在傳輸過程中遇到CPU臨時占用總線接口時,當前DMA傳輸被掛起,等待CPU傳輸完畢后從DMA從掛起位置重新發起傳輸。
再進一步,在所述DMA控制器中,配置的傳輸寬度包括字、半字和字節,傳輸寬度默認為字,當以字節或半字傳輸時,根據片上存儲器的訪問地址自動截取相應的寬度進行傳輸。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于杭州中天微系統有限公司,未經杭州中天微系統有限公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/200910095582.5/2.html,轉載請聲明來源鉆瓜專利網。
- 上一篇:納米碳晶頻譜發熱板
- 下一篇:一種資源分配方法、系統及裝置





