[發明專利]基于高介電常數材料的抗NMOS器件總劑量輻照的集成電路

無效

• 申請號: 200910093412.3
• 申請日: 2009-09-30
• 公開（公告）號: CN101667577A
• 公開（公告）日: 2010-03-10
• 發明（設計）人: 劉文;黃如
• 申請（專利權）人: 北京大學
• 主分類號: H01L27/088
• 分類號: H01L27/088;H01L21/8234;H01L21/762;H01L21/316
• 代理公司: 北京君尚知識產權代理事務所（普通合伙）
• 代理人: 俞達成

1.一種抗NMOS器件總劑量輻照的集成電路，所述集成電路包括NMOS器件，也可包括PMOS器件，所述器件之間通過襯底上的溝槽隔離，其特征在于，在和所述NMOS器件相鄰的溝槽中，溝槽填充材料和襯底材料之間存在一高介電常數的界面材料。

2.如權利要求1所述的集成電路，其特征在于，所述界面材料的介電常數大于3.9。

3.如權利要求1或2所述的集成電路，其特征在于，所述界面材料選自氧化鎳、氧化鋯、氧化鉛、氧化鋁、氧化氮、氧化瀾、氧化鉿、和氧化鉭中的一種或多種。

4.如權利要求1或2所述的集成電路，其特征在于，所述溝槽填充材料是二氧化硅。

5.如權利要求1或2所述的集成電路，其特征在于，所述襯底材料是硅。