[發(fā)明專利]一種刪除型卷積碼的支路同步方法及其設(shè)備有效
| 申請(qǐng)?zhí)枺?/td> | 200910093248.6 | 申請(qǐng)日： | 2009-09-23 |
| 公開（公告）號(hào)： | CN101656594A | 公開（公告）日： | 2010-02-24 |
| 發(fā)明（設(shè)計(jì)）人： | 鄧周 | 申請(qǐng)（專利權(quán)）人： | 北京海爾集成電路設(shè)計(jì)有限公司 |
| 主分類號(hào)： | H04L1/00 | 分類號(hào)： | H04L1/00 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 100088北京市*** | 國(guó)省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 刪除 卷積碼 支路 同步 方法 及其 設(shè)備 | ||
1.一種刪除型卷積碼的支路同步方法，包括：
根據(jù)碼率和刪除位置的不同組合形式來設(shè)置多個(gè)同步檢測(cè)模式，輸 出當(dāng)前同步檢測(cè)模式下的碼率、刪除位置，其中，每個(gè)同步檢測(cè)模式對(duì) 應(yīng)一種組合形式；
根據(jù)所述碼率、所述刪除位置和所述刪除型卷積碼的I/Q路數(shù)據(jù)計(jì) 算同步度量值；
根據(jù)所述同步度量值和同步閾值進(jìn)行粗同步判斷，給出粗同步指 示，其中，所述同步閾值是根據(jù)所述碼率和遍歷次數(shù)來設(shè)置，所述遍歷 次數(shù)是遍歷所有同步檢測(cè)模式的次數(shù)；
在所述粗同步指示的基礎(chǔ)上，基于所述I/Q路數(shù)據(jù)的譯碼結(jié)果進(jìn)行 精同步判斷，給出精同步指示；
所述設(shè)置同步閾值的步驟包括：根據(jù)當(dāng)前模式下的碼率設(shè)定同步閾 值的上下限和閾值增加步長(zhǎng)；在第一次遍歷同步檢測(cè)中，將所述同步閾 值設(shè)置為所述下限；如果遍歷所有同步檢測(cè)模式都沒有實(shí)現(xiàn)同步，則根 據(jù)所述閾值增加步長(zhǎng)和所述遍歷次數(shù)來增加同步閾值；如果實(shí)現(xiàn)同步， 則基于所述精同步指示將所述遍歷次數(shù)清零并且將所述同步閾值設(shè)置 為所述上限。
2.根據(jù)權(quán)利要求1所述的方法，其中，所述組合還包括相位模糊和 頻譜反轉(zhuǎn)，所述方法還包括：
根據(jù)當(dāng)前模式下的所述相位模糊和所述頻譜反轉(zhuǎn)的情況對(duì)所述I/Q 路數(shù)據(jù)進(jìn)行恢復(fù)后輸出。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述粗同步步驟和所述精同 步步驟還給出失步指示，用于復(fù)位所述粗同步步驟和所述精同步步驟， 以及用于指示切換到下一同步檢測(cè)模式。
4.一種刪除型卷積碼的支路同步設(shè)備，包括模式設(shè)置單元、同步度 量值計(jì)算單元、粗同步單元、精同步單元和同步閾值設(shè)置單元，其中：
模式設(shè)置單元，用于根據(jù)碼率和刪除位置的不同組合形式來設(shè)置多 個(gè)同步檢測(cè)模式，輸出當(dāng)前同步檢測(cè)模式下的碼率、刪除位置，其中， 每個(gè)同步檢測(cè)模式對(duì)應(yīng)一種組合形式；
同步度量值計(jì)算單元，用于根據(jù)所述碼率、所述刪除位置和所述刪 除型卷積碼的I/Q路數(shù)據(jù)計(jì)算同步度量值；
粗同步單元，用于根據(jù)所述同步度量值和同步閾值進(jìn)行粗同步判 斷，給出粗同步指示，其中，所述同步閾值是所述同步閾值設(shè)置單元根 據(jù)所述碼率和遍歷次數(shù)來設(shè)置，所述遍歷次數(shù)是遍歷所有同步檢測(cè)模式 的次數(shù)；
精同步單元，用于在所述粗同步指示的基礎(chǔ)上，基于所述I/Q路數(shù) 據(jù)的譯碼結(jié)果進(jìn)行精同步判斷，給出精同步指示；
同步閾值設(shè)置單元，用于根據(jù)當(dāng)前模式下的碼率設(shè)定同步閾值的 上下限和閾值增加步長(zhǎng)；在第一次遍歷同步檢測(cè)中，將所述同步閾值設(shè) 置為所述下限；如果遍歷所有同步檢測(cè)模式都沒有實(shí)現(xiàn)同步，則根據(jù)所 述閾值增加步長(zhǎng)和所述遍歷次數(shù)來增加同步閾值；如果實(shí)現(xiàn)同步，則基 于所述精同步指示將所述遍歷次數(shù)清零并且將所述同步閾值設(shè)置為所 述上限。
5.根據(jù)權(quán)利要求4的設(shè)備，其中，所述同步度量值計(jì)算單元包括維特 比譯碼器、卷積編碼器、比較器、差異值累加器、硬判決單元、延遲單元：
維特比譯碼器，用于根據(jù)所述碼率和所述刪除位置對(duì)I/Q路數(shù)據(jù)進(jìn) 行維特比譯碼，得到譯碼結(jié)果；
卷積編碼器，用于對(duì)所述譯碼結(jié)果進(jìn)行卷積編碼，得到卷積編碼結(jié) 果；
比較器，用于將所述卷積編碼結(jié)果與硬判決結(jié)果進(jìn)行逐位比較，得 出其中的差異比特?cái)?shù)；
差異值累加器，用于累計(jì)所述差異比特?cái)?shù)并將其作為所述同步度量 值，其中，所述硬判決結(jié)果是由所述硬判決單元對(duì)譯碼前的I/Q路軟信 息數(shù)據(jù)進(jìn)行硬判決，然后由所述延遲單元進(jìn)行同步延遲得到。
6.根據(jù)權(quán)利要求4的設(shè)備，其中，所述同步度量值計(jì)算單元包括硬判 決單元、校驗(yàn)多項(xiàng)式值計(jì)算單元和累加器：
硬判決單元，用于對(duì)輸入的I/Q路數(shù)據(jù)進(jìn)行硬判決，得到硬判決結(jié) 果；
校驗(yàn)多項(xiàng)式值計(jì)算單元，用于根據(jù)所述碼率、所述刪除位置和所述 硬判決結(jié)果計(jì)算出編碼碼流在各個(gè)可能刪除位置的校驗(yàn)多項(xiàng)式值；
累加器，用于將校驗(yàn)多項(xiàng)式值進(jìn)行累加并將累加結(jié)果作為所述同步 度量值。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于北京海爾集成電路設(shè)計(jì)有限公司，未經(jīng)北京海爾集成電路設(shè)計(jì)有限公司許可，擅自商用是侵權(quán)行為。如果您想購(gòu)買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200910093248.6/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
