[發明專利]移位寄存器及其柵線驅動裝置

有效

• 申請號: 200910093182.0
• 申請日: 2009-09-25
• 公開（公告）號: CN102034553A
• 公開（公告）日: 2011-04-27
• 發明（設計）人: 胡明
• 申請（專利權）人: 北京京東方光電科技有限公司
• 主分類號: G11C19/28
• 分類號: G11C19/28;G11C27/04;H03K17/687;H03K19/0185;G09G3/36
• 代理公司: 北京中博世達專利商標代理有限公司 11274
• 代理人: 申健

技術領域

本發明涉及液晶顯示技術領域，尤其涉及一種移位寄存器及其柵線驅動裝置。

背景技術

液晶顯示的像素陣列包括交錯的多行柵線和多列數據線。其中，由多個移位寄存器構成的柵線驅動裝置為像素陣列的多行柵線提供開關信號，從而控制多行柵線依序打開，并由對應行的數據線向像素陣列中的像素電極充電，以形成顯示圖像的各灰階所需要的灰度電壓，進而顯示每一幀圖像。

如圖1所示，現有的柵線驅動裝置中包括多個移位寄存器，第N級移位寄存器的輸出OUTN，不僅向第N-1級移位寄存器反饋以關斷第N-1級移位寄存器，同時還向第N+1級移位寄存器輸出以作為該第N+1級移位寄存器的觸發信號。而如圖2所示，當以其中一級移位寄存器的輸出作為另外一級移位寄存器的觸發信號時，由于輸出端連接的負載比較大，在輸入端時接近方波的信號在輸出端時就會出現延遲，延遲比較大時則會出現連續兩行柵線同時打開的現象，而且像素陣列還會對輸出端產生干擾，從而導致輸出端信號穩定性不夠，這都容易產生讀寫錯誤，從而影響畫面品質。

此外，采用其中一級移位寄存器的輸出作為另外一級移位寄存器的觸發信號時，時鐘信號CLK、CKLB需要和該輸出同步觸發，這樣如圖3所示，時鐘信號CLK、CKLB的占空比就需要保持為50％。該占空比使得兩行柵線驅動之間沒有預留空余時間，從而難以保證其中一級移位寄存器充分關閉后，另一級移位寄存器才打開，因此這也容易造成連續兩行柵線同時打開，從而使信號發生串擾，最終影響畫面品質。

發明內容

本發明所要解決的技術問題在于提供一種移位寄存器，能夠減少柵線打開錯誤、以改善畫面品質。

為解決上述技術問題，本發明采用如下技術方案：

一種移位寄存器，包括：

第一薄膜晶體管，其柵極與作為上拉節點的第一節點連接，其源極與時鐘信號端連接，其漏極與本級輸出端連接；

第二薄膜晶體管，其柵極與下級反饋信號端連接，其源極與所述第一節點連接，其漏極與低電平信號端連接；

第三薄膜晶體管，其柵極與下級反饋信號端連接，其源極與作為下拉節點的第二節點連接，其漏極與低電平信號端連接；

電容，連接在所述第一節點與本級輸出端之間；

反饋模塊，連接在上級觸發信號端、時鐘信號端與所述第一節點之間，且與本級反饋信號端和本級觸發信號端連接；

開關模塊，連接在時鐘信號端與所述反饋模塊和本級輸出端之間，且與低電平信號端連接；

其中所述反饋模塊用于接收上級反饋模塊的觸發信號和時鐘信號以將所述第一節點的電平拉高，并用于向上級移位寄存器輸出反饋信號和向下級反饋模塊輸出觸發信號，所述開關模塊用于在本級移位寄存器不工作時，保持本級移位寄存器的輸出端為低電平。

本發明提供的移位寄存器，通過所述反饋模塊，將所述移位寄存器的中間信號向上級移位寄存器輸出以作為反饋信號、并向下級移位寄存器輸出以作為觸發信號，這樣一方面該中間信號不需要驅動負載，因而延遲較小，而且該中間信號不受像素陣列的干擾，穩定性較強，另一方面由于沒有采用所述移位寄存器的輸出信號作為上述反饋信號和觸發信號，因此不需要使輸出信號和時鐘信號保持同步，從而可以減小時鐘信號的占空比，并為兩行柵線驅動之間預留空余時間，上述兩方面都可以更好地避免出現連續兩行柵線同時打開的現象，因而能夠減少柵線打開錯誤，改善畫面品質。

本發明所要解決的另一個技術問題在于提供一種柵線驅動裝置，能夠減少柵線打開錯誤、改善畫面品質。

為解決上述技術問題，本發明采用如下技術方案：

一種柵線驅動裝置，包括串聯連接的多個移位寄存器，所述移位寄存器包括：

第一薄膜晶體管，其柵極與作為上拉節點的第一節點連接，其源極與時鐘信號端連接，其漏極與本級輸出端連接；

第二薄膜晶體管，其柵極與下級反饋信號端連接，其源極與所述第一節點連接，其漏極與低電平信號端連接；

第三薄膜晶體管，其柵極與下級反饋信號端連接，其源極與作為下拉節點的第二節點連接，其漏極與低電平信號端連接；

電容，連接在所述第一節點與本級輸出端之間；

反饋模塊，連接在上級觸發信號端、時鐘信號端與所述第一節點之間，且與本級反饋信號端和本級觸發信號端連接；

開關模塊，連接在時鐘信號端與所述反饋模塊和本級輸出端之間，且與低電平信號端連接；