[發(fā)明專利]一種基于系統(tǒng)級(jí)芯片的高速數(shù)據(jù)流加密傳輸方法有效
| 申請(qǐng)?zhí)枺?/td> | 200910092278.5 | 申請(qǐng)日： | 2009-09-08 |
| 公開（公告）號(hào)： | CN102012882A | 公開（公告）日： | 2011-04-13 |
| 發(fā)明（設(shè)計(jì)）人： | 劉曼;艾方;李偉;文勝利 | 申請(qǐng)（專利權(quán)）人： | 同方股份有限公司 |
| 主分類號(hào)： | G06F13/38 | 分類號(hào)： | G06F13/38;G06F9/38 |
| 代理公司： | 暫無信息 | 代理人： | 暫無信息 |
| 地址： | 100083 北京*** | 國省代碼： | 北京;11 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 基于 系統(tǒng) 芯片 高速 數(shù)據(jù)流 加密 傳輸 方法 | ||
1.一種基于系統(tǒng)級(jí)芯片的高速數(shù)據(jù)流加密傳輸方法，它使用的系統(tǒng)級(jí)芯片包括相互連接的通訊接口一、加密模塊和通訊接口二，通訊接口一的輸入端和通訊接口二的輸出端分別連接數(shù)據(jù)通路，系統(tǒng)級(jí)芯片上還包括分別對(duì)通訊接口一、加密模塊和通訊接口二進(jìn)行控制的CPU以及在同一周期內(nèi)分別對(duì)應(yīng)三個(gè)不同數(shù)據(jù)包的三個(gè)隨機(jī)存儲(chǔ)模塊RAM1、RAM2和RAM3，高速數(shù)據(jù)流加密傳輸?shù)牟襟E為：
①n為自然數(shù)，在第n個(gè)周期，通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包a并存放在RAM1內(nèi)；加密模塊對(duì)RAM2中的數(shù)據(jù)包b進(jìn)行加密；RAM3中經(jīng)加密的數(shù)據(jù)包d信息經(jīng)通訊接口二發(fā)送出去；
②在第n+1個(gè)周期，加密模塊對(duì)RAM1中的數(shù)據(jù)包a加密；RAM2中經(jīng)加密的數(shù)據(jù)包b信息經(jīng)通訊接口二發(fā)送出去；通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包e并存放在RAM3內(nèi)；
③在第n+2個(gè)周期，RAM1中經(jīng)加密的數(shù)據(jù)包a信息經(jīng)通訊接口二發(fā)送出去；通訊接口一從數(shù)據(jù)通路接收數(shù)據(jù)包c(diǎn)并存放在RAM2內(nèi)；加密模塊對(duì)RAM3中的數(shù)據(jù)包e加密。
2.根據(jù)權(quán)利要求1所述的基于系統(tǒng)級(jí)芯片的高速數(shù)據(jù)流加密傳輸方法，其特征在于，所述通訊接口一和通訊接口二采用雙端口的USB2.0、SATA、PATA或者Ethernet接口；加密模塊采用安全等級(jí)高、執(zhí)行速度快的對(duì)稱算法。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于同方股份有限公司，未經(jīng)同方股份有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請(qǐng)聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/200910092278.5/1.html，轉(zhuǎn)載請(qǐng)聲明來源鉆瓜專利網(wǎng)。
