[發明專利]TFT-LCD驅動電路

無效

• 申請號: 200910092005.0
• 申請日: 2009-09-04
• 公開（公告）號: CN102013236A
• 公開（公告）日: 2011-04-13
• 發明（設計）人: 鄭喆奎
• 申請（專利權）人: 北京京東方光電科技有限公司
• 主分類號: G09G3/36
• 分類號: G09G3/36
• 代理公司: 北京同立鈞成知識產權代理有限公司 11205
• 代理人: 劉芳

技術領域

本發明涉及液晶顯示器驅動技術，尤其涉及一種薄膜晶體管液晶顯示器(Thin?Film?Transistor?Liquid?Crystal?Display，簡稱TFT-LCD)驅動電路。

背景技術

TFT-LCD主要包括液晶面板、柵極驅動電路、源極驅動電路、時序控制器和背光源。液晶面板由陣列基板和彩膜基板以及設置在期間的液晶構成，數據線和柵線形成在陣列基板上，設置在柵線和數據線交叉處的薄膜晶體管(Thin?Film?Transistor，簡稱TFT)用于將數據信號傳送到陣列基板的像素電極上。如圖1所示為現有技術中一種TFT-LCD驅動電路結構示意圖，時序控制器(Timing?Controller，簡稱TCON)1用于根據輸入的同步信號生成用于控制源極驅動電路2的控制信號和用于控制柵極驅動電路3的控制信號，同步信號包括水平同步信號、垂直同步信號和數據有效(Data?Enable，簡稱DE)信號等；電源模塊4用于根據輸入基準電壓生成液晶顯示器所需的信號、源極驅動電路2所需的信號、柵極驅動電路3所需的信號以及公共電極信號(本領域中通常稱為VCOM信號)；伽馬生成模塊5用于根據電源模塊4生成的源極驅動電路2所需的信號(本領域中通常稱為AVDD或DVDD信號)，生成決定灰階值的多個伽馬電壓信號，將生成的決定灰階值的多個伽馬電壓信號輸入到源極驅動電路2；柵極驅動電路3用于根據時序控制器1輸入的柵極驅動電路3所需的信號，生成用于控制柵線開啟或關閉的信號；源極驅動電路2根據時序控制器1生成的源極驅動電路2所需的信號，生成驅動液晶所需的數據信號，將數據信號輸入到面板6上的像素電極中。源極驅動電路2包括多個源極驅動子電路2a，各個源極驅動子電路2a負責驅動一部分數據線。柵極驅動電路3包括多個柵極驅動子電路3a，各個柵極驅動子電路3a負責驅動一部分柵線。圖1中，面板6上的電容和電阻組成的電路圖是面板6上的等效負載(LOAD)示意圖。

公共電極信號和施加在像素電極上的數據信號之間的電壓差驅動液晶分子反轉。為了避免液晶分子老化，施加在液晶分子兩側的電壓的極性每隔一幀改變一次，即第n幀時，施加在像素電極上的數據信號的電壓大于公共電極信號的電壓，施加在液晶分子兩側的電壓為正極性，第n+1幀時，施加在像素電極上的數據信號的電壓小于公共電極信號的電壓，第n幀和第n+1幀保持公共電極信號電壓不變，施加在液晶分子兩側的電壓為負極性。

現有技術中TFT-LCD驅動方法存在的問題是：面板上各個用于接收公共電極信號的電極上輸入的信號的電壓均相同，并且面板上各個源極驅動子電路中輸入的與同一個灰階值對應的伽馬電壓也均相同，實際上，由于面板上各處的負載不同，液晶顯示面板上不同位置需要的公共電極信號的電壓不同，各個源極驅動子電路需要的與同一個灰階值對應的伽馬電壓也不相同，例如，第2個源極驅動子電路負責驅動的數據線覆蓋的區域需要的公共電極信號可能是5.8伏的信號，第2個源極驅動子電路負責驅動的數據線覆蓋的區域需要的公共電極信號可能是5.5伏的信號，第3個源極驅動子電路負責驅動的數據線覆蓋的區域需要的公共電極信號可能是5.3伏的信號。如果采用現有技術中的驅動方法，面板上各個用于接收公共電極信號的電極上輸入的信號的電壓均相同，并且各個源極驅動子電路接收到的與同一個灰階值對應的伽馬電壓均相同，則會造成TFT-LCD畫面閃爍(flicker)，并且會造成殘留直流成分(本領域中通常稱為殘留DC)的存在，影響畫面顯示。

發明內容

本發明的目的是針對現有技術中存在的問題，提供一種TFT-LCD驅動電路，能夠減小畫面閃爍，減少殘留DC，提高畫面顯示效果。

為實現上述目的，本發明提供了一種TFT-LCD驅動電路，包括用于生成公共電極信號的公共電極信號生成模塊，還包括控制信號生成模塊和n個校正模塊，n為自然數；

所述控制信號生成模塊用于生成分別控制各個校正模塊的控制信號；

各個校正模塊均與所述公共電極信號生成模塊和控制信號生成模塊連接，用于接收所述公共電極信號生成模塊生成的公共電極信號，根據所述控制信號生成模塊生成的與各個校正模塊對應的控制信號對所述公共電極信號進行校正，使得校正后的公共電極信號的電壓達到各個校正模塊對應的目標電壓，并將校正后的公共電極信號輸入到面板上各個校正模塊對應的位置的用于接收公共電極信號的電極上。

其中，所述n個校正模塊可以分別設置在各個柵極驅動子電路中，第i個校正模塊設置在第i個柵極驅動子電路中，i∈[1，n]；每個柵極驅動子電路中均還包括緩存器；